KR950003639B1 - 에러 검출 회로 - Google Patents

에러 검출 회로 Download PDF

Info

Publication number
KR950003639B1
KR950003639B1 KR1019860005542A KR860005542A KR950003639B1 KR 950003639 B1 KR950003639 B1 KR 950003639B1 KR 1019860005542 A KR1019860005542 A KR 1019860005542A KR 860005542 A KR860005542 A KR 860005542A KR 950003639 B1 KR950003639 B1 KR 950003639B1
Authority
KR
South Korea
Prior art keywords
detection circuit
circuit
error
peak
signal
Prior art date
Application number
KR1019860005542A
Other languages
English (en)
Other versions
KR870001584A (ko
Inventor
다다오 후지다
Original Assignee
소니 가부시끼가이샤
오오가 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤, 오오가 노리오 filed Critical 소니 가부시끼가이샤
Publication of KR870001584A publication Critical patent/KR870001584A/ko
Application granted granted Critical
Publication of KR950003639B1 publication Critical patent/KR950003639B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/87—Regeneration of colour television signals
    • H04N9/88—Signal drop-out compensation
    • H04N9/888—Signal drop-out compensation for signals recorded by pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Television Signal Processing For Recording (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Picture Signal Circuits (AREA)
  • Noise Elimination (AREA)

Abstract

내용 없음.

Description

에러 검출 회로
제1도는 본 발명의 일 실시예를 설명하기 위한 스펙트럼도.
제2도는 본 발명의 실시예에 따른 에러 검출 회로를 도시한 블럭도.
제3도는 본 발명의 실시예에 따른 에러 검출 회로에 이용된 대역 제거 필터를 도시한 블럭도.
제4도는 본 발명의 실시예에 따른 에러 검출 회로에 이용된 고역 통과 필터를 도시한 블럭도.
제5도는 본 발명의 실시예에 따른 에러 검출 회로의 설명에 이용된 파형도.
제6도는 본 발명의 실시예에 따른 에러 검출 회로의 피크 검출을 설명하기 위한 파형도.
제7a도, 제7b도 및 제7c도는 본 발명의 실시예에 따른 에러 검출회로의 설명에 이용된 개략도.
제8a도 및 제8b도는 본 발명의 실시예에 따른 에러 검출 회로에 이용된 노이즈 제거 회로, 절대치 회로 및 피크 검출 회로를 도시한 회로도.
제9a도 및 제9b도는 제8a도 및 제8b도에 도시된 피크 검출 회로의 동작을 설명하기 위한 개략도.
제10도는 본 발명의 실시예에 따른 에러 검출 회로에 이용된 패턴 검출 회로를 도시한 회로도.
제11a도, 제11b도 및 제11c도는 제10도에 도시된 패턴 검출 회로의 설명에 이용된 타이밍 챠트.
* 도면의 주요부분에 대한 부호의 설명
2 : 지연회로 3 : 선택기
5 : 대역 제거 필터 6A,6B : 고역 통과 필터
8A,8B : 피크 검출 회로 9A,9B : 노이즈 제거 회로
10 : 패턴 검출 회로
[발명의 배경]
본 발명은 예를 들어 디지탈 비디오 테이프 플레이어와 같은 디지탈 신호 재생 장치에 사용하기 적당한 에러 검출회로에 관한 것이다.
합성 칼라 비디오 신호를 디지탈 신호로서 기록 및/또는 재생하는 디지탈 비디오 테이프 레코더(VTR)에 있어서, 정상 재생 모드에서 발생하는 에러 데이타는 에러 정정 코드에 의해 검출가능하다. 사실상, 에러 정정 코드에 의해 에러 정정이 가능할때 에러는 정정되고, 에러 정정이 불가능할때 에러는 평균치등으로 보간된다.
그러나 가변 속도 재생 모드에서, 회전 헤드는 테이프속도 변화 때문에 다수의 트랙을 가로질러 주사하므로 연속적인 데이타를 얻기가 불가능하다. 이처럼 에러 정정 코드에 의한 에러 정정은 일반적으로 어렵다. 가변 속도 재생동안에 에러가 정정되도록 짧은 코드 길이의 에러 정정 코드를 사용하도록 고안될지라도 에러 정정 코드로서의 리던던트 코드가 정확치 않으면 정정 코드의 인터리브 길이(interleave length)가 짧으므로, 비디오 데이타 자체의 정확할지라도 정확한 비디오 데이타를 사용할 수 없다는 문제점이 있다. 게다가, 다수의 에러가 가변 속도 재생 모드에서 에러의 수가 증가하기 때문에, 에러 정정이 에러 정정 코드의 검출된 결과에 의거하여 수행될때 적절한 정정이 이루어질수 없다는 또다른 문제점이 있다.
[발명의 목적 및 요약]
따라서, 본 발명의 목적은 전술된 종래 회로의 결점을 해소한 에러 검출 회로를 제공하는 것이다.
본 발명의 다른 목적은 에러 검출 또는 정정 코드없이 에러를 검출하는 에러 검출 회로를 제공하는 것이다.
본 발명의 또다른 목적은 에러 데이타의 위치를 정확히 검출할 수 있는 에러 검출 회로를 제공하는 것이다.
본 발명의 또다른 목적은 가변 속도 재생 모드에서 디지탈 VTR에 사용하기 적합한 에러 검출 회로를 제공하는 것이다.
랜덤 노이즈를 포함한 디지탈 비디오 신호가 인가된 에러 검출 회로는 디지탈 비디오 신호의 주파수 대역 밖의 신호레벨을 검출하기 위한 회로를 포함하며, 이 회로에 의해 검출회로의 출력에 따라 디지탈 비디오 신호의 에러 위치를 검출한다.
검출 회로는 제1고역 통과 필터 및 제1피크 검출회로로 구성되며, 제1피크 검출 회로로부터의 피크치 신호에 따라 에러 위치를 결정한다.
검출 회로는 또한 제2피크 검출 회로 및 제1고역통과 필터의 출력에 접속된 제2고역 통과 필터로 구성되며, 제1 및 제2피크 검출 회로로부터의 피크치 신호의 패턴 검출에 의해 에러 위치를 결정한다.
비디오 신호의 대역 밖의 신호 성분을 검출함으로써 에러 데이타가 검출된다. 입력 디지탈 비디오 신호의 주파수 대역내의 신호 성분은 대역 통과 필터 및 고역 통과 필터에 의해 제거됨으로써, 비디오 신호 대역의 주파수 대역 밖의 신호 성분이 고역 통과 필터로부터 출력된다.
제1고역 통과 필터 출력의 피크치 및 제1고역 통과 필터에 접속된 제2고역 통과 필터의 필터 출력의 피크치는 에러 데이타 발생 위치에 대응하는 특정 패턴을 형성한다. 이러한 패턴을 검출함으로써, 에러 데이타가 발생된 위치를 결정할 수 있다.
[양호한 실시예의 설명]
이하, 첨부된 도면을 참조로 하여 본원 명세서를 더욱 상세히 설명하기로 한다.
디지탈 VTR에 있어서, 회전 자기 헤드에 의해 디지탈화된 합성 칼라 비디오 신호가 자기 테이프상에 기록될때, 셔플링(shuffling) 또는 인터리빙 프로세스가 행해진다. 재생하는 동안에 버스트 에러가 디서플링 처리로 또는 디인터리빙 처리에 의해 분산되므로, 에러 데이타는 재생된 디지탈 데이타에 있어 연속적으로 발생하지 않지만, 한 샘플이나 두 샘플의 램덤에러의 형태로 발생한다. 비디오 신호의 최대 주파수는 예를 들어 제1도에 도시된 바와 같이 NTSC 시스템에서 4.2MHz로 제한된다. 전술된 바와 같은 랜덤 데이타들중 하나가 재생된 신호내에 포함될 경우, 재생된 신호내에는 비디오 신호의 주파수 대역 밖의 신호 성분이 있게 된다. 그러므로, 비디오 신호의 주파수 대역 밖의 신호 성분을 검출함으로써, 에러 데이타의 검출이 가능하다.
제2도에서, 예를 들어 디지탈 VTR의 회전 자기 헤드에 의해 재생된 8비트의 디지탈 합성 칼라 비디오 신호가 압력 단자(1)에 공급되며, 합성 칼라 비디오 신호는 4fsc의 샘플링율(fsc:칼라부반송파 주파수)로 디지탈화된다.
입력 단자(1)로부터의 디지탈 비디오 신호는 지연 회로(2) 및 선택기(3)를 거쳐 출력단자(4)에서 수신되어, 다음 단에 전달된다.
디지탈 합성칼라 비디오 신호가 입력 단자(1)로부터, 3.58MHz의 칼라 부반송파 fsc의 성분을 압축하는 대역 제거 필터(5)로 인가될때, 예를 들어 고전력을 갖는 칼라 부반송파 성분이 먼저 압축된다. 대역 제거 필터(5)의 출력은 고역 통과 필터(6A)에 공급되어, 고역 통과 필터를 통해 비디오 신호의 주파수 대역 밖의 성분, 예를 들어 4.5MHz를 초과한 성분이 통과하게 되며, 고역 통과 필터(6A)의 출력이 고역 통과 필터(6B)에 인가됨으로써, 비디오 신호의 주파수 대역내의 신호 성분이 제거된다.
대역 제거 필터(5)로서 예를 들어 제3도에 도시된 바와 같은 디지탈 필터가 사용되며, 필터(5)는 1샘플 지연 회로(51, 52, 53, 54)와, 가산 회로(55, 56)와, 1/2배율(곱셈)회로 (57 및 58)로 형성되며, 디지탈 필터(5)의 전달 함수 H(Z)는 다음과 같다.
즉, H(Z)=(1+2Z-2+Z-4)/4
고역 통과 필터(6A 및 6B)로써 예를 들어 제4도에 도시된 바와 같은 디지탈 필터가 사용되며, 상기 필터(6A 및 6B)는 1샘플 지연 회로(61 및 62), 가산 회로(63 및 64), 및 1/2 배율회로(65 및 66)로 구성되며, 디지탈 필터의 전달 함수는 다음과 같다.
즉, H(Z)=(-1+2Z-1-Z-2)/4
고역 통과 필터(6A)의 출력이 고역 통과 필터(6B)에 공급되므로, 고역 통과 필터(6A 및 6B)로 구성된 디지탈 필터는 아라에 같은 가파른(steep) 특성의 전달 함수 H(Z)를 가진다.
H(Z)=(-1+2Z-2-Z-2)(-1+2Z-2+Z-2)/16
비디오 신호의 대역 밖의 신호 성분만이 고역 통과 필터(6B)로부터 유도되며, 비디오 신호내에 소정의 에러 데이타가 포함되어 있는지의 유무는 고역 통과 필터(6B)로부터의 출력에 따라 검출된다. 비디오 신호 내에 에러 데이타가 포함되어 있으며, 고역 통과 필터(6B)에 의해 출력이 발생되나, 에러 데이타가 비디오 신호내에 포함되어 있지 않으면, 고역 통과 필터(6B)에 의해 출력이 발생되지 않는다.
그러나, 고역 통과 필터(6B)의 출력만을 이용하여 에러 데이타의 위치를 결정하기란 어렵다. 특히, 소정의 에러 데이타가 검출될 때, 제5도에 도시된 바와 같은 필터 출력은 디지탈 필터로부터 출력된다. 필터가 가파른 특성을 가질 경우, 필터 출력의 많은 링잉(ringing) 및 피크값이 복수 위치에서 나타나게 된다. 더우기, 필터내에 수신된 데이타에서 에러 데이타의 두 샘플 또는 그 이상이 포함되어 있을 경우, 필터 출력의 피크값은 에러 데이타의 위치와 항상 대응하지는 않는다.
필터 출력으로부터 에러 데이타의 위치를 결정하기 위하여, 고역 통과 필터(6A)의 출력에 대해서는 절대값 회로(7A), 피크 검출 회로(8A) 및 노이드 제거 회로(9A)가 제공되며, 고역 통과 필터(6B)의 출력에 대해서는 절대값 회로(7B), 피크 검출 회로(8B) 및 노이즈 제거 회로(9B)가 제공다. 고역 통과 필터(6A)의 필터 특성이 고역 통과 필터(6A 및 6B)조합의 필터 특성과 비교하여 가파르지 않기 때문에, 고역 통과 필터(6A)의 특성에서 많은 링잉이 발생하지 않는다.
고역 통과 필터(6A 및 6B)의 출력은 절대값 회로(7A 및 7B)를 통해 제6도에 도시된 절대값의 데이타로 변환되어, 피크 검출 회로(8A 및 8B)에 공급된다. 피크 검출 회로(8A 및 8B)에 있어서, 절대값 회로(7A 및 7B)를 통과한 고역 통과 필터(6A 및 6B)의 출력의 피크값 P1및 P2가 얻어진다. 피크 검출 회로(8A 및 8B)의 출력은 각각 노이즈 제거 회로(9A 및 9B)를 통해 패턴 검출 회로(10)에 공급된다. 노이즈 제거 회로(6A 및 6B)에는 임계값이 설정되어 있으므로, 패턴 검출에 있어 반드시 필요치 않는 피크 검출 회로(8A 및 8B)에 의해 검출된 피크값 P1및 P2의 저레벨 피크값 P1및 P2은 노이즈 제거 회로(9A 및 9B)에 의해 제거된다.
노이즈 제거 회로(9A 및 9B)를 통해 패턴 검출 회로(10)에 공급된 피크값 P1및 P2에 의거하여 상기 회로(10)에서 에러 위치를 찾을 수 있다 .에러 데이타 E가 1샘플인 경우에 있어서, 피크값 P1및 P2는 에러 데이타의 위치에 대응한다. 에러 데이타가 2샘플인 경우, 노이즈 제거 회로(9A)에 의해 공급된 피크값 P1과, 노이즈 제거회로(9B)에 의해 공급된 피크값 P2은 예를 들어 제7a도 내지 제7c도에 도시된 바와 같이 에러 데이타 E의 분산으로 인해 특정 패턴으로 나타난다. 패턴 검출 회로(10)는 노이즈 제거 회로(9A 및 9B)를 통해 회로(10)에 공급된 피크값 P1및 P2의 패턴이 어느 패턴에 속하는지에 대해 검출함으로써, 에러 데이타의 위치가 결정된다. 제7a도 내지 제7c도에 도시된 에러 펄스 EP는 패턴 발생 회로(10)에 의해 에러 데이타의 위치에 대응하여 발생되며, 상기 에러 펄스는 가산기(11)에 공급된다. 가산기(11)의 출력은 에러 펄스 출력단자(12)에서 꺼내진다. 도시되진 않았지만, 다음 단에는 에러 정정 회로가 제공되며, 에러 정정 처리는 전술한 에러 펄스 EP에 따라 수행된다.
덧붙이면, 제2도의 참고번호(13)는 16진수의 "FF"데이타를 검출하기 위한 FF 데이타 검출회로를 가르킨다. 입력 단자(1)로부터 디지탈 칼라 비디오 신호 입력이 지연 회로(2)를 통해 FF검출회로(13)에 제공되는 동안, 비디오 신호의 샘플 데이타가 아닌 16진 "FF"데이타가 검출된 경우에, 에러 펄스는 FF 검출 회로(13)에 의해 발생되어, 가산기(11)에 공급된다.
참조번호(14)는 암(dark) 클립 검출 회로를 나타낸다. 대역 제거 필터(5)의 출력은 암 클립 검출 회로(14)에 공급되어, 기초 레벨(pedestal level)의 데이타와 비교된다. 암 클립 검출회로(14)에 의해 기초 레벨 이하의 소정의 데이타가 검출되는 경우, 출력 단자(15)에서 생성된 검출 신호는(도시되지 않은) 다음 암 클립 회로에 인가되어, 기초 레벨의 데이타로 변환된다.
비디오 신호의 대역 밖의 성분이 테스트를 의해 출력될 수 있도록 선택기(3)가 제공된다. 지연 회로(2)의 출력과 고역 통과 필터(6B)의 출력은 선택기(3)에 인가되어, 선택적으로 출력단자(4)로부터 취해진다.
피크 검출기(8A, 8B)에 의해 생성된 펄스의 패턴은 칼라 비디오 신호 대역을 이동시키기 위한 필터 특성에 의존한다. 필터 특성에 따라 제7도에 나타난 패턴과는 다른 복수개의 패턴이 있다.
설정되지 않은 패턴이 검출되는 경우에 있어서, 노이즈 제거회로(9B)를 통과한 피크값 P2가 예를 들어 노이즈 제거 회로(9A)를 통과한 피크값 P1전후의 2샘플내에 존재하는지 여부를 패턴 검출 회로(10)가 검출하며, 2샘플내에 피크값 P2가 검출되면, 그때 이러한 데이타는 에러 데이타라고 결정한다. P2의 검출은 피크값 P1전후의 1샘플내에서 이루어지거나, 상황에 따라 적합하게 전환 가능하게 사용될 수 있다.
제8a도에서, 절대값 회로(7A)에는 고역 통과 필터(6A)로부터 나온 출력 데이타가 공급된다. 절대값 회로(7A)는 입력 데이타의 절대값을 발생한다. 지연 회로(80A)에는 절대값 회로(7A)의 출력이 공급되어 지연 회로는 1지연된 출력과 또다른 1샘플 지연된 출력을 발생한다. 지연 회로(80A)로 부터의 반전된 1샘플 지연 및 비반전된 또다른 1샘플 지연 출력은 가산기(81A)에 공급되어 입력차를 발생한다. 가산기(81A)의 출력은 지연 회로(82A)에 의해 1샘플 지연된다.
포지티브 엣지 검출 회로(83A)는 지연 회로(82A)의 출력이 8보다 크거나 동일할때 검출신호를 발생한다. 가산기(84A)는 가산기(84A)의 출력이 캐리 신호(carry signal)를 발생할때 네가티브 검출 신호를 발생한다.
네가티브 엣지 검출 회로(85A)에는 지연 회로(82A)의 출력과 지연 회로(82A)를 통한 가산기(84A)의 출력이 제공된다. 네가티브 앳지 검출 회로(85A)는 지연 회로(82A)의 출력이 -8보다 적거나 동일할시에 검출 신호를 발생한다.
존(zone) 검출 회로(86A)는 지연 회로(82A)의 출력이 -7에서 7 사이에 있을때 검출 신호를 발생한다.
동적 임계 레벨 설정 회로(87A)는 설정 입력 단자로부터 설정된 임계 레벨 데이타 x 및 y를 발생한다. 임계 레벨 데이타는 지연 회로(82A)의 출력의 하위 비트 및 1클럭 지연된 하위 비트를 임계 레벨 데이타와 비교하는 비교 회로(88A)에 공급된다.
피크 검출 논리 회로(89A)에는 비교 회로(88A)로부터 나온 출력 신호와 함께 포지티브 엣지 검출 신호 및 네가티브 엣지 검출 신호와, 존검출 신호가 공급되며, 논리 회로는 제9a도에 도시된 바와같이 하위 절대값 데이타가 상위 절대값 데이타에 연속되고 후속 하위 절대값 데이타 또는 하위 절대값 데이타가 임계 레벨 데이타에 의해 제한된 상위 두 절대값 데이타에 연속되거나 상위 두 절대값 데이타가 하위 절대값 데이타에 연속될때 피크점 신호를 발생한다.
지연회로(80A)의 1클럭 지연된 출력은 임계 레벨 설정회로(91A)에 공급된다. 임계 레벨 설정 회로(91A)의 출력은 게이트 신호로서 게이트 회로(92A)에 공급되어 피크점 신호는 피크 플래그(flag) 출력 P1으로서 게이트 회로(92A)를 통과한다.
제8b도에 있어서, 절대값 회로(7B)에는 고역 통과 필터(6B)로부터 나온 출력 데이타가 공급되며, 절대값 회로(7B)는 입력 데이타의 절대값을 발생한다. 지연 회로(80B)에는 절대값 회로(7B)의 출력이 공급되어 1샘플 지연된 출력 및 또다른 1샘플 지연 및 비반전된 또다른 1샘플 지연된 출력이 가산회로(81B)에 공급되어 입력차를 발생한다. 가산회로(81B)의 출력은 지연회로(82B)에 의해 1샘플지연된다.
포지티브 엣지 검출 회로(83B)는 지연 회로(82B)의 출력이 포지티브일 때 검출 신호를 발생한다. 가산기(84B)는 가산기(84A)의 출력이 캐리 신호를 발생할때 네가티브 검출 신호를 발생한다.
피크 검출 논리 회로(89B)에는 포지티브 검출 신호 및 1클럭 지연된 네가티브 검출 신호가 공급되어, 논리회로(89B)는 제9b도에서 도시된 바와 같이 하위 절대값 데이타가 상위 절대값 데이타에 연속되고, 후속 하위 절대값 데이타나 하위 절대값 데이타가 상위 두 절대값 데이타에 연속되거나 또는 상위 두 절대값 데이타가 하위 절대값 데이타에 연속될때 피크점 신호를 발생한다.
지연 회로(80B)의 1클럭 지연된 출력은 임계 레벨 설정 회로(91B)에 공급되며, 임계 레벨 설정 회로(1B)의 출력은 게이트 신호로서 게이트 회로(92B)에 공급되어 피크점 신호가 피크 플래그 출력 P2로서 게이트 회로(92B)를 통과한다.
제10도에서, 피트 플래그 출력 P1은 시프트 레지스터(101A)에 공급되며 피크 플래그 출력 P2는 시프트 레지스터(101B)에 각각 공급된다.
시프트 레지스터(101A)의 출력 QA, QB, QD내지 QG와 시프트 레지스터(101B)의 출력 QA내지 QE는 논리 회로(102)에 공급되며, 이 회로(102)는 출력에서 에러 플래그 P를 발생한다.
논리 회로(102)는 판독 전용 메모리(ROM)로 대치될 수 있다. 이 경우에 있어서, 시프트 레지스터(101 및 101B)의 출력은 어드레스 신호로서 ROM의 어드레스 단자에 공급되며 에러 플래그 P는 출력 데이타로서 유도된다.
제11a도 내지 제11c도는 시간 순서적으로 제7a도 내지 제7c도에서 도시된 피크 패턴의 경우에 있어 논리 회로(102)의 점(a) 내지 (p)에서의 2진 데이타를 도시한다.
본 발명에 따르면, 에러 검출이 비디오 신호의 주파수 대역밖의 성분 검출을 통해 행해지므로, 에러 정정 검출은 가변속도 재생 모드에서도 가능하며, 에러 정정 코드가 이용되는 경우에서와 같이 에러 정정이 적절히 이루어지지 않게 되는 문제는 발생하지 않는다. 더우기, 두 고역 통과 필터로부터 필터 출력을 이용함으로써, 에러 데이타의 위치를 정확히 검출할 수 있다.

Claims (8)

  1. 아날로그 신호로부터 변환된 디지탈 신호가 공급되며, 아날로그 신호의 주파수 대역 밖의 신호 성분을 제거하는 제거 회로(5)를 포함한 입력 회로(1, 5)와, 상기 입력 회로(1, 5)에 접속되어 상기 입력 회로(1, 5)에 공급되는 디지탈 신호의 주파수 대역 밖의 신호 레벨을 검출하기 위한 제1검출 회로(6A, 7A, 8A, 9A, 6B, 7B, 8B, 9B)와; 상기 제1검출 회로(6A, 7A, 8A, 9A, 6B, 7B, 8B, 9B)에 접속되어 제1 및 제2피크 검출 회로(8A, 8B)로부터의 제1 및 제2피크값 신호에 따라 디지탈 신호에서 에러 위치를 검출하는 제2검출 회로(10)를 구비한 것을 특징으로 하는 에러 검출 회로.
  2. 제1항에 있어서, 상기 제1검출 회로(6A, 7A, 8A, 9A, 6B, 7B, 8B, 9B)는 제1고역 통과 필터(6A)와, 상기 제1고역 통과 필터(6A)에 접속되어 제1피크값 신호를 발생하는 제1피크 검출 회로(8A)를 구비하여, 상기 제2검출 회로(10)는 상기 제1피크 검출 회로(8A)로부터의 피크값 신호에 따라 에러 위치를 결정하느 것을 특징으로 하는 에러 검출 장치.
  3. 제2항에 있어서, 상기 제1검출 회로(6A, 7A, 8A, 9A, 6B, 7B, 8B, 9B)는 상기 제1고역 통과 필터(6A)에 접속된 제2고역 통과 필터(6B)와 상기 제1고역 통과 필터(6A)에 접속되어 제2피크값 신호를 발생하는 제2피크 검출 회로(8B)를 추가로 포함하며, 상기 제2검출 회로(10)는 상기 제2검출 회로(8B)로부터의 제2피크 신호에 따라 에러 위치를 결정하는 것을 특징으로 하는 에러 검출 회로.
  4. 제2항에 있어서, 상기 제1검출 회로(6A, 7A, 8A, 9A, 6B, 7B, 8B, 9B)는 상기 제1피크 검출 회로(8A) 및 제2검출 회로(10) 사이에 접속된 노이즈 제거 회로(9A, 9B)를 추가로 포함하는 것을 특징으로 하는 에러 검출 회로.
  5. 제4항에 있어서, 상기 노이즈 제거 회로(9A, 9B)는 임계 레벨을 설정하는 설정 회로(91A, 91B)와, 상기 제1피크 검출 회로(8A)에 접속 되어 상기 제1피크 검출 회로(8A)의 출력을 게이팅하는 게이트 회로(92A, 92B)를 포함하는 것을 특징으로 하는 에러 검출 회로.
  6. 제3항에 있어서, 상기 제1검출 회로(6A, 7A, 8A, 9A, 6B, 7B, 8B, 9B)는 또한 상기 제1고역 통과 필터(6A) 및 제1피크 검출 회로(8A) 사이에 접속된 절대값 회로(7A)와, 상기 제2고역 통과 필터(6B)와 제2피크 검출 회로(8B) 사이에 접속된 절대값 회로(7B)를 추가로 포함하는 것을 특징으로 하는 에러 검출 회로.
  7. 제1항에 있어서, 상기 입력 회로(1, 5)는 대역 제거 필터(5)를 포함하는 것을 특징으로 하는 에러 검출 회로.
  8. 제1항에 있어서, 상기 디지탈 신호는 디지탈 합성 비디오 신호인 것을 특징으로 하는 에러 검출 신호.
KR1019860005542A 1985-07-09 1986-07-09 에러 검출 회로 KR950003639B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60150696A JPH0766631B2 (ja) 1985-07-09 1985-07-09 誤り検出回路
JP150696 1985-07-09

Publications (2)

Publication Number Publication Date
KR870001584A KR870001584A (ko) 1987-03-14
KR950003639B1 true KR950003639B1 (ko) 1995-04-17

Family

ID=15502432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860005542A KR950003639B1 (ko) 1985-07-09 1986-07-09 에러 검출 회로

Country Status (11)

Country Link
US (1) US4872170A (ko)
JP (1) JPH0766631B2 (ko)
KR (1) KR950003639B1 (ko)
CN (1) CN1006033B (ko)
AT (1) AT394478B (ko)
CA (1) CA1328687C (ko)
DE (1) DE3623113C2 (ko)
FR (1) FR2584848B1 (ko)
GB (1) GB2178265B (ko)
NL (1) NL193676C (ko)
SE (2) SE8603038D0 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101601100B1 (ko) * 2014-08-27 2016-03-08 현대자동차주식회사 냉각수 유동 통로를 갖는 전동식 워터 펌프

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390075A (ja) * 1986-10-02 1988-04-20 Victor Co Of Japan Ltd デイジタル信号復調装置
JPH01281028A (ja) * 1988-05-08 1989-11-13 Rheon Autom Mach Co Ltd 保存調理パンの製法
US5282032A (en) * 1992-09-08 1994-01-25 Tektronix, Inc. Error detection/concealment for serial digital video
JPH0679285U (ja) * 1992-10-08 1994-11-08 文彦 山下 ハンバーグをパン生地で包み焼き上げたハンバーガー
US8433991B2 (en) * 2010-06-16 2013-04-30 Qualcomm Incorporated Global Navigation Satellite System (GLONASS) data bit edge detection
US8780958B2 (en) 2010-08-27 2014-07-15 Qualcomm Incorporated Hybrid bit extraction for global position receiver
US8619919B2 (en) 2010-10-14 2013-12-31 Qualcomm Incorporated Selective coherent and non-coherent demodulation methods and apparatuses
US10397025B2 (en) * 2017-08-23 2019-08-27 Silicon Laboratories Inc. Receiver architecture for digital isolators employing notch filters common mode transient immunity

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909518A (en) * 1974-06-06 1975-09-30 Rca Corp Signal switching apparatus for compensating record defects
US3925605A (en) * 1974-06-28 1975-12-09 Zenith Radio Corp Dropout detector for video disc playback
GB1536851A (en) * 1975-03-10 1978-12-20 Rca Corp Video carrier wave defect detection and compensation
JPS53114608A (en) * 1977-03-16 1978-10-06 Matsushita Electric Ind Co Ltd Defect detector
JPS5773577A (en) * 1980-10-27 1982-05-08 Sony Corp Control signal fetch circuit
US4356507A (en) * 1980-12-29 1982-10-26 Cbs Inc. Method and apparatus for digital television error correction without overhead bits
GB2126760B (en) * 1982-08-20 1985-08-29 Sony Corp Error correction of digital television signals
JPS59160805A (ja) * 1983-03-02 1984-09-11 Mitsubishi Electric Corp ドロツプアウト検出器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101601100B1 (ko) * 2014-08-27 2016-03-08 현대자동차주식회사 냉각수 유동 통로를 갖는 전동식 워터 펌프

Also Published As

Publication number Publication date
SE8603069L (sv) 1987-01-10
NL193676B (nl) 2000-02-01
FR2584848A1 (fr) 1987-01-16
GB2178265B (en) 1989-07-19
CN1006033B (zh) 1989-12-06
GB8616670D0 (en) 1986-08-13
DE3623113A1 (de) 1987-01-15
US4872170A (en) 1989-10-03
SE8603069D0 (sv) 1986-07-09
ATA186486A (de) 1991-09-15
FR2584848B1 (fr) 1992-08-14
NL193676C (nl) 2000-06-06
GB2178265A (en) 1987-02-04
NL8601793A (nl) 1987-02-02
CN86104535A (zh) 1987-01-07
SE8603038D0 (sv) 1986-07-08
SE466034B (sv) 1991-12-02
AT394478B (de) 1992-04-10
KR870001584A (ko) 1987-03-14
JPS6212964A (ja) 1987-01-21
CA1328687C (en) 1994-04-19
JPH0766631B2 (ja) 1995-07-19
DE3623113C2 (de) 1995-05-18

Similar Documents

Publication Publication Date Title
US4437125A (en) Digital signal processing method and apparatus
KR950003639B1 (ko) 에러 검출 회로
EP0146636B1 (en) Synchronizing circuit
EP0473417A2 (en) Digital signal reproducing apparatus
US5589946A (en) Video signal reproduction apparatus replacing drop-cut signal portions
EP0283282B1 (en) Drop-out detector circuit
EP0553530B1 (en) Information recording/reproducing apparatus using an optical recording medium
CA1229799A (en) Apparatus for reducing noise in audio signals
US4864426A (en) Circuit for detecting signal loss, or drop-out, in a digital signal processing system with A/D conversion
US5239422A (en) Rotary head type digital magnetic recording-reproducing apparatus
JP2973937B2 (ja) 磁気テープ再生信号二値化装置
EP0408754B1 (en) Interframe deinterlave switching circuit
PL130439B1 (en) Error decoder in video plate system
JPS61110380A (ja) 音声信号記録再生装置
JP3348308B2 (ja) フレーム同期信号分離回路
CN1200631A (zh) 自动调整彩色同步信号幅度的方法和装置
KR910017384A (ko) 콤팩트 디스크 플레이어
JPH02260174A (ja) ディジタル信号再生装置
JPH0419876A (ja) ディジタル音声再生装置
JPS63138565A (ja) ビデオテ−プレコ−ダの音声再生装置
JPH06223512A (ja) データ再生装置
JPH04305873A (ja) 磁気再生装置
JPS619847A (ja) ノイズ測定装置
JPH01109982A (ja) 映像信号処理回路
JPH06302106A (ja) 記録再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010321

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee