KR950003441Y1 - 아날로그/디지탈 변환기 - Google Patents

아날로그/디지탈 변환기 Download PDF

Info

Publication number
KR950003441Y1
KR950003441Y1 KR92026465U KR920026465U KR950003441Y1 KR 950003441 Y1 KR950003441 Y1 KR 950003441Y1 KR 92026465 U KR92026465 U KR 92026465U KR 920026465 U KR920026465 U KR 920026465U KR 950003441 Y1 KR950003441 Y1 KR 950003441Y1
Authority
KR
South Korea
Prior art keywords
voltage
analog
signal
output
comparison circuit
Prior art date
Application number
KR92026465U
Other languages
English (en)
Other versions
KR940018182U (ko
Inventor
권기조
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR92026465U priority Critical patent/KR950003441Y1/ko
Publication of KR940018182U publication Critical patent/KR940018182U/ko
Application granted granted Critical
Publication of KR950003441Y1 publication Critical patent/KR950003441Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/141—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit in which at least one step is of the folding type; Folding stages therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

아날로그/디지탈 변환기
제1도는 일반적인 아날로그(A)/디지탈(D)변환기의 전체적인 블록도.
제2도는 종래의 비교 회로도.
제3도는 제2도에서 비교 타이밍도.
제4도는 종래 비교회로에 의한 피크전류 설명도.
제5도는 본 고안 아날로그/디지탈 변환기에 대한 회로도.
제6도의 (a) 내지 (c)는 제5도의 타이밍도.
제7도는 본 고안의 비교회로에 의한 피크전류 설명도.
제8도는 종래 비교회로와 본 고안의 비교회로에 대한 충전시간 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 레지스터 열 2A : 제1화인 비교기
2B : 제2화인 비교기 3A : 제1엔코더
3B : 제2엔코더 4 : 코스 비교기
5 : 제3엔코더 6 : 출력버퍼
I1-I7 : 인버터 NM1-NM7 : 엔모스
PM1-PM5 : 피모스
본 고안은 아날로그/디지탈 변환기를 고속 저소비 전력으로 구동하는 기술에 관한 것으로, 특히 ASIC셀로 응용될때 다른 펑션과의 온-칩(On-Chip)화가 용이 하도록 하는데 적당하도록 아날로그/디지탈 변환기에 관한 것이다.
제1도는 일반적인 아날로그(A)/디지탈(D) 변환기의 전체적인 블록도로서 이를 살펴보면, 임의의 아날로그 신호(Vin)를 디지탈신호로 변환하고자 할때, 코스비교기(coarse comparator)(4)는 1싸이클 동안 MSBm비트를 결정하고, 제1, 2화인비교기(fine comparator)(2A)(2B)는 각각 2클럭 싸이클동안 LSBn비트를 결정하게 되므로 그 화인비교기(2A)(2B)가 교대로 A/D변환을 수행하게 되어 디지탈 출력(Out)은 한 클럭 싸이클동안에 (m+n)비트의 데이타로 출력된다.
제2도는 제1도에 적용되는 종래의 비교기(2A, 2B)(4)중에서 어느 하나의 비교기에 대한 회로도로서 이에 도시한 바와 같이, 아날로그 입력단자(Vin)가 스위칭용 엔모스(NM1)를 통해 콘덴서(C1)이 일측에 접속되고, 상위기준전압단자(VRT)와 하위기준전압단자(VRB)사이에 n개의 저항(R1-R4)이 직렬 접속되어 각각의 접속점에서 각기 다른 비교용 기준전압이 출력되는데, 그중 하나의 접속점이 스위칭용 엔모스(NM1)을 통해 상기 콘덴서(C1)의 일측에 접속되며, 이 콘덴서(C1)의 타측이 병렬 접속된 엔모스(NM3), 인버터(I1)를 통한후, 다시 인버터(I2)(I3) 및 증폭기(G1)를 순차적으로 통해 엔코더 입력단자(EN)에 접속되어 하나의 비교회로(11)가 구성되고, 이와 같이 구성된 비교회로가 n비트 데이타 출력을 기준으로 2n-1개 구성되는 것으로, 이와 같이 구성된 종래 비교기의 작용을 제3도 및 제4도를 참조하여 설명하면 다음과 같다.
제3도에서와 같이, 게이트입력전압(øin)(øs1)이 모두 하이(논리치 “1”)일때, 엔모스(NM1, NM3)가 모두 온되므로 인버터(I1)를 구성하는 피모스(PM1) 및 엔모스(NM4)는 자기바이어스(Self-bias) 상태에 있게 되고, 노드(A)는 인버터(I1)의 드레쉬홀드전압(Vth)을 유지하게 된다. 이때, 콘덴서(C1)의 양단전압(Vc) 및 전하량(Qc)은 각각 다음과 같이 나타난다.
Vc=Vin-Tth, Qc=qVc=q(Vin-Vth)
게이트 전압(øref)이 하이일때 노드(A)는 플로팅상태로 되고, 이때 전하(Qc)는 보존되므로 노드(A)의 전압 VA=Vref-Vc=(Vref-Vin)+Vth가 된다.
따라서 아날로그 입력전압(Vin)이 기준전압(Vref)보다 큰 경우에는 인버터(I1)의 피모스(PM1)가 온되고, 엔모스(NM4)가 오프되므로 출력노드(B)로 하이가 출력되고, 아날로그 입력전압(Vin)이 기준전압(Vref)보다 작은 경우에는 상기 피모스(PM1)가 오프되므로 그 노드(B)로 로우가 출력된다.
이때, 상기 인버터(I1)를 구성하는 피모스(PM1) 및 엔모스(NM4)는 이득이 매우 작아(약 30dB) 작은 노드전압(VA)으로 엔코더 로직을 구동하지 못하므로 이를 인버터(I2)(I3)를 통하여 증폭기(G1)에 공급하여 충분한 이득을 얻을 수 있게 한다.
그런데, 샘플링모드에서 즉, 게이트전압(øS1)이 이하일때, 인버터(I1)의 입력단과 출력단이 연결되어 자기 바이어스된 상태에서 피모스(PM1) 및 엔모스(NM4)가 포화영역에서 동작하게 되고, 이때, 인버터(I2)의 피모스(PM2) 및 엔모스(NM5), 인버터(I3)의 피모스(PM3) 및 엔모스(NM6)도 모두 포화 영역에서 동작하게 되므로 제4도에서와 같이 침두치전류(Ipeak)가 흐르게 되고, 이로 인하여 소모전력이 많아지게 된다. 또한 제8도에서와 같이, 드레쉬홀드전압(Vth)으로 콘덴서(C1)에 전하를 공급하게 되므로 시간적으로 볼때, tc2만큼 지연되므로 그만큼 속도가 저하된다.
이와 같이 종래의 비교회로에 있어서는 모스 트랜지스터가 포화영역에서 동작하게 되어 전력소모가 많을 뿐더러 지연시간이 발생되어 처리속도가 저하되는 결함으로 대두되었다.
본 고안은 이와 같은 종래의 결함을 해결하기 위하여 전력소모가 적고 고속으로 동작하는 비교회로를 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.
제5도는 본 고안 아날로그/디지탈 변환기의 회로도로서 이에 도시한 바와같이, 아날로그 입력단자(Vin)를 엔모스 트랜지스터(NM1)를 통해 콘덴서(C1)의 일측에 접속하고, 직렬 접속저항(R1-R4)에 의해 설정되는 기준전압단자(Vref1)를 엔모스(NM2)를 통해 그 콘덴서(C1)의 일측단자에 공통 접속하고, 그 콘덴서(C1)의 타측을 인버터(I1), 콘덴서(C2), 인버터(I2)(I3)를 순차적으로 통해 증폭기(G1)의 입력단에 접속한후, 전원단자(VDD)를 피모스(PM4)를 통해 상기 인버터(I1)의 입력단 및 콘덴서(C1)의 타측에 공통접속하고, 그 접속점을 전송게이트(TR1)를 통해 상기 콘덴서(C2)의 일측에 접속하며, 전원단자(VDD)를 피모스(PM5)를 통해 상기 인버터(I2)의 입력단 및 콘덴서(C2)의 타측에 공통접속하고, 그 접속점을 전송게이트(TR2)를 통해 상기 인버터(I2)의 출력단에 접속하여 하나의 아날로그/디지탈 비교회로(11A)를 구성하고, 이와 같이 구성된 비교회로를 n비트데이타 출력을 기준으로 2n-1개 구성한 것으로, 이와 같이 구성한 본 고안의 작용 및 효과를 첨부한 제6도 내지 제8도를 참조하여 상세히 설명하면 다음과 같다.
제6도의 타이밍도에서와 같이, 시간 t1동안에는 게이트전압 øin, øS1, øS2가 하이상태이고, 게이트전압 ø는 로우상태이므로 A노드의 전압은 하이가 되며, 전류는 거의 흐르지 않게 되는데, 왜냐하면 피모스(PM4) 및 전송게이트(TR1)를 구성하는 모스트랜지스터의 턴온저항이 엔모스(NM4)의 저항값보다 매우 크기 때문이다.
이때, 콘덴서(C1)에 충전되는 전하량은 전원단자전압(VDD)으로 충전되므로 제8도에서와 같이, tc1만큼의 충전시간을 필요로 하게 된다. t2동안에는 게이트전압 øin, øS1, øS2가 하이가 되어 노드 A는 로직 드레쉬홀드전압 Vth로 자기 바이어스되며, 이때, 콘덴서(C1)의 양단전압(Vc)과 전하(Qc)는 각각 하기와 같이 표현된다.
Vc=Vin-Vth, Qc=qVc=q(Vin-Vth)
게이트전압 øref가 하이가 됨에 따라 노드 A는 플로팅상태가 되고, 이때 전하량은 보존되므로 그 노드전압 VA은 다음과 같이 표현된다.
Vc=Vref1-Vc=(Vref1-Vin)+Vth
이와 같은 방법에 의하여 노드 B에서도 동작하여 비교모드 t3동안에 인버터(I1)(I2)(I3)를 통하는 동안 각단의 인버터(I1)(I2)(I3)의 이득을 받아 인버터(I5)(I6)가 구동되고, 다음의 샘플링 모드 t4동안에 무한 이득 루프 래치(G1)에 의하여 미세한 아날로그 신호가 완전 스윙되며, 이에 의하여 다음단의 엔코더가 구동된다.
따라서 아날로그 입력전압(Vin)이 기준전압(Vref1)보다 큰 경우에는 증폭기(G1)의 출력이 하이가 되고, 입력전압(Vin)이 기준전압(Vref1)보다 작은 경우에는 그 출력이 로우가 된다.
이와 같이 출력되는 비교기의 출력이 엔코더에 가해지면 제1도에서와 같이, 코스비교기(4)와 제3엔코더(5)는 한 싸이클동안 MSBm비트를 결정하게 되며, 제1, 2화인비교기(2A)(2B)와 제1, 2엔코더(3A)(3B)는 한개의 블록이 2클럭 싸이클 동안 LSBn비트를 결정하게 되므로 그 화인비교기 및 엔코더(2A, 3A)(2B, 3B)가 교대로 아날로그/디지탈 변환을 수행하게 되고, 이에따라 디지탈 출력(OUT)은 1클럭 사이클동안 (m+n)비트의 데이타를 출력하게 된다.
이상에서 상세히 설명한 바와 같이 본 고안은 2-스텝 플래쉬방식이므로 A/D변환할때 파워 절약형 트랜지스터를 이용하여 소비전력을 줄일 수 있는 효과가 있고, 콘덴서의 전압을 직접 전원단자로부터 공급받아 처리속도를 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 서로 상반된 전위로 입력되는 게이트전압(øin)(øref)에 의해 소정의 시차를 두고 입력전압(Vin)과 기준전압(Vref1)를 받아들이는 신호입력부(111)와, 상기 신호입력부(111)의 출력신호를 공급받고, 아날로그/디지탈변환시 샘플링모드에서 파워절약형 트랜지스터를 통해 전원단자전압(VDD)을 공급받아 상기 입력전압(Vin)과 기준전압(Vref1)을 2스텝 플래쉬 방식으로 비교출력하는 제1, 2비교부(112)(113)와, 비교모드시 상기 제2비교부(113)에서 출력되는 미세한 아날로그신호를 증폭 출력하는 신호증폭부(114)로 하나의 아날로그/디지탈 비교회로(11A)를 구성하고, 이와 같이 구성된 비교회로를 n비트 데이타 출력을 기준으로 2n-1개를 구성한 것을 특징으로 하는 아날로그/디지탈 변환기.
KR92026465U 1992-12-24 1992-12-24 아날로그/디지탈 변환기 KR950003441Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92026465U KR950003441Y1 (ko) 1992-12-24 1992-12-24 아날로그/디지탈 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92026465U KR950003441Y1 (ko) 1992-12-24 1992-12-24 아날로그/디지탈 변환기

Publications (2)

Publication Number Publication Date
KR940018182U KR940018182U (ko) 1994-07-30
KR950003441Y1 true KR950003441Y1 (ko) 1995-04-28

Family

ID=19347580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92026465U KR950003441Y1 (ko) 1992-12-24 1992-12-24 아날로그/디지탈 변환기

Country Status (1)

Country Link
KR (1) KR950003441Y1 (ko)

Also Published As

Publication number Publication date
KR940018182U (ko) 1994-07-30

Similar Documents

Publication Publication Date Title
US4539551A (en) Differential voltage amplifier
US4532438A (en) Monolithically integrable MOS-comparator circuit
JP2006517765A (ja) 臨界的な連続時間用途における自動ゼロ化
US4695748A (en) Comparing device
US7333039B2 (en) Dual mode sample and hold circuit and cyclic pipeline analog to digital converter using the same
JPH0125449B2 (ko)
JP2002353787A (ja) コンパレータ及びアナログディジタルコンバータ
JP2000341124A (ja) アナログ／ディジタル変換器
US6271691B1 (en) Chopper type voltage comparison circuit
EP0348999A2 (en) High-precision and high-speed analog/digital converter having low power consumption
JPH0514073A (ja) 差動増幅器及び比較器
KR950003441Y1 (ko) 아날로그/디지탈 변환기
US5451952A (en) CMOS flash analog-to-digital converter with hysteresis
US5629702A (en) Analog to digital converter
JP2005295315A (ja) 逐次比較型ａ／ｄ変換器およびコンパレータ
JP3109706B2 (ja) チョッパ型コンパレータ
US5489905A (en) Merged decoding circuit for analog-to-digital flash conversion
US5631650A (en) Sample/hold free most significant bit comparator using bisection comparators
JP2007243656A (ja) Ａ／ｄ変換器
JP2775774B2 (ja) Ａｄ変換回路
CN115529043B (zh) 多位量化器电路、调制器和模数转换器
KR100282443B1 (ko) 디지탈/아날로그 컨버터
JPH08316801A (ja) チョッパインバータ比較器及びａ／ｄコンバータ
JP2775775B2 (ja) Ａｄ変換回路
JPH1155087A (ja) コンパレータ及びａｄ変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee