KR950003225B1 - Manufacturing method of insulating film - Google Patents
Manufacturing method of insulating film Download PDFInfo
- Publication number
- KR950003225B1 KR950003225B1 KR1019920000042A KR920000042A KR950003225B1 KR 950003225 B1 KR950003225 B1 KR 950003225B1 KR 1019920000042 A KR1019920000042 A KR 1019920000042A KR 920000042 A KR920000042 A KR 920000042A KR 950003225 B1 KR950003225 B1 KR 950003225B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- film
- oxide film
- insulating film
- nitride
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 발명의 실시예의 공정 단면도.1 is a process cross-sectional view of an embodiment of the present invention.
제 2 도는 본 발명의 실시예의 공정 단면도.2 is a process cross-sectional view of an embodiment of the present invention.
제 3 도는 본 발명의 실시예의 공정 단면도.3 is a process cross section of an embodiment of the invention.
제 4 도는 본 발명의 실시예의 공정 단면도.4 is a process cross section of an embodiment of the invention.
제 5 도는 본 발명의 실시예의 공정 단면도.5 is a process cross section of an embodiment of the invention.
제 6 도는 종래의 공정 단면도.6 is a cross-sectional view of a conventional process.
제 7 도는 종래의 공정 단면도.7 is a cross-sectional view of a conventional process.
제 8 도는 종래의 공정 단면도.8 is a cross-sectional view of a conventional process.
제 9 도는 종래의 공정 단면도.9 is a cross-sectional view of a conventional process.
제10도는 종래 기술과 본 발명의 질화막 상의 산화막 성장 속도를 도시한 도면.10 is a diagram showing oxide film growth rate on the nitride film of the prior art and the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
101, 301 : 실리콘 기판101, 301: silicon substrate
102, 105, 107, 302, 304, 307 : 산화막102, 105, 107, 302, 304, 307: oxide film
103 : 제 1 질화막 104 : 제 2 질화막103: first nitride film 104: second nitride film
106, 305 : 폴리실리콘막 303 : 질화막106, 305: polysilicon film 303: nitride film
306 : 위크 스폿(weak spot) 308 : 이상(異常) 산화306: weak spot 308: abnormal oxidation
본 발명은 반도체 장치에 사용되는 절연막, 특히 질화막 상에 산화막을 형성하는 절연막의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing an insulating film used for a semiconductor device, particularly an insulating film for forming an oxide film on a nitride film.
메모리 기능을 갖는 반도체 장치에 있어서, 데이타의 기억 보존에 중요한 역할을 담당하는 것이 절연막을 이용해서 구성되는 캐패시터 셀이다. 특히 최근에는 고집적화에 수반하여 셀면적을 축소하고, 필요한 캐패시턴스 용량을 유지하기 위해 종래부터의 산화막에 추가로, 보다 유전율이 높은 질화막이 이용되도록 되었다.In a semiconductor device having a memory function, an important role in the storage and storage of data is a capacitor cell constructed using an insulating film. In particular, in recent years, a nitride film having a higher dielectric constant has been used in addition to a conventional oxide film in order to reduce the cell area and maintain the required capacitance capacity with high integration.
그러나 질화막중에는 많은 트랩이나 핀홀이 존재하기 때문에 질화막 단층으로 이용되지 않고, 기판 상에 설치한 질화막 표면을 산화해서 형성하는 2층 구조나 산화막 사이에 질화막을 삽입하는 3층 구조가 이용되고 있다.However, since there are many traps and pinholes in the nitride film, it is not used as a nitride film monolayer, but a two-layer structure in which a nitride film surface formed on a substrate is oxidized and a three-layer structure in which a nitride film is inserted between oxide films is used.
예를 들면, 불휘발 메모리의 캐패시터 절연막으로 상기 2층 구조를 이용한 경우에 대해 설명한다.For example, the case where the two-layer structure is used as the capacitor insulating film of the nonvolatile memory will be described.
전극측의 폴리실리콘에 양의 전압을 인가하면 기판측 폴리실리콘에 전자가 축적되나, 이때의 전하 보존 특성은 전극측에 있는 산화막의 막두께에 크게 의존하고, 이 산화막이 얇을수록 터널 효과가 증가하여 전자가 전극측의 폴리실리콘으로 터널링 패스하여 특성이 악화한다. 또 이와 같은 경우, 리크 전류도 증대하는 것이 알려져 있다. 이상의 이유에서 캐패시터 절연막의 막두께는 30Å 이상이 바람직하다.When a positive voltage is applied to the polysilicon on the electrode side, electrons accumulate on the polysilicon on the substrate side, but the charge retention characteristics at this time depend largely on the thickness of the oxide film on the electrode side, and the thinner the oxide film, the tunnel effect increases. As a result, electrons tunnel through the polysilicon on the electrode side, deteriorating characteristics. In such a case, it is known that the leakage current also increases. For the above reasons, the film thickness of the capacitor insulating film is preferably 30 GPa or more.
한편, 캐패시터 절연막으로 3층 구조를 이용하는 경우를 제 6 도에서 제 9 도를 이용해서 설명한다.On the other hand, the case where the three-layer structure is used as the capacitor insulating film will be described with reference to FIGS.
제 6 도와 같이 실리콘 기판(301)상에 3층 구조의 절연막, 즉 산화막(302), 질화막(303), 산화막(304)를 퇴적하고, 그 위에 폴리실리콘(305)를 형성한다. 이어서 케미컬 드라이 에칭에 의해 전극 배선 가공을 하면 에칭 목표인 폴리실리콘막(305) 아래의 산화막(304)까지 에칭이 진행하나, 제 7 도와 같이 산화막(304)가 얇으면 질화막(303) 상부까지 에칭되어 버리는 경우가 있다. 이때 국소적으로 질화막이 얇아진 위크 스폿(306)이 있으면, 제 8 도에 도시한 바와 같이, 이후의 산화 처리 공정을 거칠때, 질화막이 산화되어, 이상 산화 영역(308)은 실리콘 기판(301)에 도달하는 경우가 있다. 그러면 제 9 도와 같이 실리콘 기판(301)의 표면에 요철(309)가 형성되어 버린다. 이후 공정에서 이와 같은 요철 위에 게이트 산화막이 형성되면, 산화막의 전기적 내압 약화나 신뢰성 저하의 원인으로 될 가능성이 있다. 때문에, 캐패시터 용량을 극단적으로 작게 하지 않는 정도의 전극측 산화막(304)를 두껍게 형성할 필요가 있다.As shown in FIG. 6, an insulating film having a three-layer structure, that is, an oxide film 302, a nitride film 303, and an oxide film 304, is deposited on the silicon substrate 301, and polysilicon 305 is formed thereon. Subsequently, when the electrode wiring process is performed by chemical dry etching, etching proceeds to the oxide film 304 under the polysilicon film 305, which is an etching target. However, when the oxide film 304 is thin as shown in FIG. You may become. At this time, if there is a weak spot 306 in which the nitride film is locally thinned, as shown in FIG. 8, when the subsequent oxidation process is performed, the nitride film is oxidized, and the abnormal oxidation region 308 is formed of the silicon substrate 301. There is a case to reach. Then, irregularities 309 are formed on the surface of the silicon substrate 301 as in the ninth diagram. If a gate oxide film is formed on such irregularities in a subsequent step, there is a possibility that it may cause a decrease in electrical breakdown voltage of the oxide film or a decrease in reliability. Therefore, it is necessary to form the electrode side oxide film 304 thick enough to not make the capacitor capacity extremely small.
이상 서술한 것처럼, 질화막 표면을 산화하여 2층 내지 3층의 절연막을 이용하는 경우, 질화막 상의 산화막을 두껍게 형성하는 것은 매우 중요하다.As described above, when the surface of the nitride film is oxidized to use two to three insulating films, it is very important to form a thick oxide film on the nitride film.
이 절연막은 질화막 형성 후, 산화 분위기중의 처리로(處理爐)에서 질화막 표면을 산화함으로써 형성했으나, 질화막 표면의 산화막 성장 속도가 매우 늦기 때문에, 종래 필요한 막두께를 얻기 위해서는 고온의 수증기를 포함하는 분위기 중에서 장시간 산화해야 했다. 이때 특히, 불순물을 도핑한 확산층 폭에 크게 악영향을 미치기 때문에, 주변 소자에 악영향을 주지않고 원하는 두께의 산화막을 얻기는 매우 곤란하다는 문제점이 있었다.This insulating film was formed by oxidizing the surface of the nitride film in a treatment furnace in an oxidizing atmosphere after formation of the nitride film. However, since the oxide film growth rate on the surface of the nitride film is very slow, it is necessary to include high temperature water vapor in order to obtain the required film thickness. It had to oxidize for a long time in the atmosphere. In this case, in particular, since it greatly affects the width of the diffusion layer doped with impurities, there is a problem that it is very difficult to obtain an oxide film having a desired thickness without adversely affecting the peripheral device.
상기 목적을 달성하기 위해, 본 발명에서는 실리콘 반도체 기판 또는 산화막 상에 제 1 질화막을 형성하는 공정과, 상기 제 1 질화막 상에 상기 제 1 질화막 보다도 실리콘을 풍부히 포함하는 제 2 질화막을 형성하는 공정과, 상기 제 2 질화막을 산화하는 공정을 구비하는 절연막의 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a process for forming a first nitride film on a silicon semiconductor substrate or an oxide film, and forming a second nitride film containing silicon in abundance than the first nitride film on the first nitride film. And a method for producing an insulating film comprising the step of oxidizing the second nitride film.
이와 같이 구성된 것에 있어서는 통상의 질화막 상에 실리콘을 통상보다도 충분히 포함하는 질화막을 퇴적한 후, 이 실리콘을 통상 보다도 풍부히 포함하는 질화막을 산화함으로써, 보다 저온 분위기 중에서 단시간에 질화막 상에 두꺼운 산화막을 성장시킬 수 있도록 한 것이다.In such a configuration, a nitride film containing silicon more fully than usual is deposited on a normal nitride film, and then a nitride film containing abundant silicon is oxidized to grow a thick oxide film on the nitride film in a shorter time in a lower temperature atmosphere. I would have to.
이하, 제 1 도에서 제 5 도를 참조하면서 본 발명의 실시예를 설명한다.Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 to 5.
제 1 도에 도시한 바와 같이, 실리콘 반도체 기판(101)상에 산화막(102)를 적당한 두께로 성장시킨다.As shown in FIG. 1, the oxide film 102 is grown to an appropriate thickness on the silicon semiconductor substrate 101. FIG.
다음에 제 2 도와 같이, 통상의 감압하에서의 기상 성장법으로, 예를 들면 암모니아와 디크롤실란의 가스유량비 NH3/SiH2Cl2를 10정도 흘러고, Si3N4질화막의 화학량론비인 Si/N의 몰비가 0.75인 제 1 질화막(103)을 상기 산화막(102)상에 퇴적시킨다. 이어서 실리콘을 상기 제 1 질화막에 비해 풍부히 포함하는, Si/N의 몰비가 0.75를 넘는 제 2 질화막(104)를 암모니아와 디크롤실란의 가스 유량비 3 : 1 또는 2 : 1 또는 1 : 1의 분위기중에서 퇴적시킨다.Next, as in the second diagram, a gas flow ratio NH 3 / SiH 2 Cl 2 of, for example, ammonia and dichlorosilane is flowed by about 10 times by a gas phase growth method under ordinary pressure, and Si is a stoichiometric ratio of the Si 3 N 4 nitride film. A first nitride film 103 having a molar ratio of / N is deposited on the oxide film 102. Subsequently, the second nitride film 104 containing abundant silicon as compared to the first nitride film, having a molar ratio of Si / N of more than 0.75, has an atmosphere of a gas flow rate of 3: 1 or 2: 1 or 1: 1 between ammonia and dichlorosilane. To be deposited.
이후 제 3 도와 같이, 제 1 질화막(103)상의 제 2 질화막(104)를 800-950℃ 정도의 산화성 분위기 중에서 산화막(105)를 성장시키는데, 제 2 질화막(104)를 산화해서 얻어지는 산화막(105)의 성장 속도는 종래의 방법에 비해 대단히 빠른 것이다.Thereafter, as shown in FIG. 3, the oxide film 105 is grown in an oxidizing atmosphere of about 800-950 ° C. on the second nitride film 104 on the first nitride film 103, and the oxide film 105 obtained by oxidizing the second nitride film 104. ) Growth rate is much faster than the conventional method.
산화막(105)의 성장 상태를 제10도에 도시한다. 도면중 검게 칠한 기호는 종래 질화막 상의 산화막의 성장을 도시한 것으로, 도면중 4각형은 850℃, 원형은 950℃에서 산화 처리한 값으로, 파선(401)과 같은 성장 속도의 도시한 결과가 얻어진다. 또 속이 백색인 기호는 본 발명에 의한 질화막 상의 산화막의 성장을 도시한 것으로, 이중 4각형은 850℃, 원형은 950℃에서 산화 처리한 값으로, 직선(402)와 같은 성장 속도의 도시한 결과가 얻어진다. 예를 들면, 850℃에서 산화 처리한 경우 40Å의 막두께를 얻기 위해서는 종래의 방법에서는 70분 정도가 필요했으나, 본 발명에 따르면 20분 정도에서 성장시킬 수 있고, 저온에서 특히 매우 단시간에 처리가 가능하다.The growth state of the oxide film 105 is shown in FIG. The black symbol in the figure shows the growth of the oxide film on the conventional nitride film. In the figure, the square is oxidized at 850 ° C. and the circle at 950 ° C., and the result of the growth rate shown by the dashed line 401 is obtained. Lose. In addition, the white symbol shows the growth of the oxide film on the nitride film according to the present invention, wherein the quadrilateral is 850 ° C and the circle is oxidized at 950 ° C. Is obtained. For example, in the case of oxidation treatment at 850 ° C., in order to obtain a film thickness of 40 kPa, the conventional method requires about 70 minutes. However, according to the present invention, it can be grown in about 20 minutes. It is possible.
제 4 도와 같이, 이 위에 전극으로서 폴리실리콘막(106)을 퇴적하고, 케미컬 드라이 에칭을 배선 가공해도 산화막(105)의 막두께를 충분히 두껍게 할 수 있으므로 에칭을 질화막(103)까지 이르지 않도록 할 수 있다. 따라서, 제 5 도와 같이 폴리실리콘막(106)을 산화한 후, 질화막을 박리했을 때에 균일하고 고른 기판 표면을 얻을 수 있다.Similarly to the fourth diagram, even if the polysilicon film 106 is deposited on the electrode and the chemical dry etching is wired, the film thickness of the oxide film 105 can be sufficiently thick, so that the etching does not reach the nitride film 103. have. Therefore, after oxidizing the polysilicon film 106 as in the fifth diagram, a uniform and even substrate surface can be obtained when the nitride film is peeled off.
이상은 산화막 상의 질화막 표면을 산화함으로써 3층 구조의 질화막을 얻는 방법에 대해 서술했으나, 기판 상의 질화막 표면을 산화함으로써 2층 구조의 절연막을 얻는 경우에도 완전히 동일하다.The above has described the method of obtaining a nitride film having a three-layer structure by oxidizing the nitride film surface on the oxide film. However, the same applies to the case where an insulating film having a two-layer structure is obtained by oxidizing the nitride film surface on the substrate.
이상의 설명에서 알 수 있는 것처럼, 본 발명에 따르면 질화막상에 실리콘을 통상보다도 풍부하게 포함하는 질화막을 퇴적시키고, 이후에 실리콘을 풍부히 포함하는 질화막을 산화함으로써, 필요한 막두께의 산화막을 질화막 상에 저온 분위기중에서 보다 단시간에 얻어지게 된다. 그 결과, 산화 과정에서 주변 소자의 확산층 폭에 악영향을 미치지 않고, 원하는 막두께가 얻어진다.As can be seen from the above description, according to the present invention, by depositing a nitride film containing abundant silicon on a nitride film than usual, and then oxidizing a nitride film containing silicon abundantly, an oxide film having a necessary film thickness on the nitride film is low temperature. It is obtained in a shorter time in the atmosphere. As a result, the desired film thickness is obtained without adversely affecting the width of the diffusion layer of the peripheral element in the oxidation process.
또 피에칭막 아래의 산화막을 충분히 두껍게 할 수 있고, 이후 공정에서 전극으로서 폴리실리콘을 퇴적하여 케미컬 드라이 에칭으로 배선 가공해도, 에칭은 질화막까지 이르지 않고, 또는 에칭이 질화막까지 도달한 시점에서 워크 스폿이 거의 발생하지 않고, 이상 산화에 의해 반도체 기판이 거칠어지는 것을 방지할 수 있다.In addition, even if the oxide film under the etching target film can be sufficiently thick, in the subsequent step, even if polysilicon is deposited as an electrode and wire processed by chemical dry etching, the etching does not reach the nitride film or the work spot at the time when the etching reaches the nitride film. This hardly occurs, and it is possible to prevent the semiconductor substrate from being roughened by abnormal oxidation.
따라서, 본 발명에 따르면 절연막으로서의 내압 향상, 신뢰성 향상을 도모할 수 있음과 동시에 그후의 공정을 용이하게 할 수 있다.Therefore, according to the present invention, it is possible to improve the breakdown voltage and reliability of the insulating film, and to facilitate subsequent steps.
Claims (2)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000097A JP2612098B2 (en) | 1991-01-07 | 1991-01-07 | Manufacturing method of insulating film |
| JP91-000097 | 1991-01-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015483A KR920015483A (en) | 1992-08-27 |
| KR950003225B1 true KR950003225B1 (en) | 1995-04-06 |
Family
ID=11464602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000042A KR950003225B1 (en) | 1991-01-07 | 1992-01-06 | Manufacturing method of insulating film |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2612098B2 (en) |
| KR (1) | KR950003225B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840702B1 (en) * | 2007-03-29 | 2008-06-24 | 페어차일드코리아반도체 주식회사 | Method for fabricating semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6176405U (en) * | 1984-10-24 | 1986-05-22 | ||
| JPS6269213A (en) * | 1985-09-20 | 1987-03-30 | Sumitomo Electric Ind Ltd | Optical connector |
-
1991
- 1991-01-07 JP JP3000097A patent/JP2612098B2/en not_active Expired - Fee Related
-
1992
- 1992-01-06 KR KR1019920000042A patent/KR950003225B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2612098B2 (en) | 1997-05-21 |
| KR920015483A (en) | 1992-08-27 |
| JPH04242935A (en) | 1992-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001736B1 (en) | Manufacturing method of semiconductor device | |
| US4495219A (en) | Process for producing dielectric layers for semiconductor devices | |
| KR100803861B1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| KR0131448B1 (en) | Semiconductor device with capacitor insulating film and method for fabricating that | |
| JP3071302B2 (en) | Method for manufacturing semiconductor device | |
| CA1232365A (en) | Dual electron injection structure and process with self-limiting oxidation barrier | |
| EP0077200B1 (en) | Producing insulating layers in semiconductor devices | |
| US5001527A (en) | Semiconductor device with thin insulation film | |
| KR950003225B1 (en) | Manufacturing method of insulating film | |
| KR930001888B1 (en) | Non-volatile semiconductor memory device | |
| JPH05129630A (en) | Production of nonvolatile semiconductor storage device | |
| JPH0158667B2 (en) | ||
| JPH0454390B2 (en) | ||
| JPS6049662A (en) | Manufacture of semiconductor device | |
| JPH02277269A (en) | Manufacture of nonvolatile memory | |
| KR100975974B1 (en) | Method for reducing bird's beak of floating gate in eeprom | |
| JPH0669518A (en) | Manufacture of semiconductor device | |
| JPH02114568A (en) | Manufacture of nonvolatile storage device | |
| KR0163934B1 (en) | Oxide gate insulating layer of polycrystalline silicon and method of manufacturing thereof, polycrystalline silicon thin transister using the same | |
| JPS632375A (en) | Manufacture of semiconductor memory | |
| KR100274353B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR930008875B1 (en) | Manufacturing method of semicondcutor device | |
| JPS62219659A (en) | Mos type semiconductor memory | |
| KR100292116B1 (en) | Method for forming isolation layer of semiconductor device | |
| JPH0974170A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030401 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |