JPH02114568A - Manufacture of nonvolatile storage device - Google Patents
Manufacture of nonvolatile storage deviceInfo
- Publication number
- JPH02114568A JPH02114568A JP26704288A JP26704288A JPH02114568A JP H02114568 A JPH02114568 A JP H02114568A JP 26704288 A JP26704288 A JP 26704288A JP 26704288 A JP26704288 A JP 26704288A JP H02114568 A JPH02114568 A JP H02114568A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- insulating film
- nitride film
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000003860 storage Methods 0.000 title abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 35
- 230000005641 tunneling Effects 0.000 claims abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 13
- 239000001257 hydrogen Substances 0.000 claims abstract description 13
- 239000012298 atmosphere Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000014759 maintenance of location Effects 0.000 abstract description 15
- 230000006866 deterioration Effects 0.000 abstract description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 229910021529 ammonia Inorganic materials 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 abstract 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- -1 Phosphorus ions Chemical class 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 102000001690 Factor VIII Human genes 0.000 description 1
- 108010054218 Factor VIII Proteins 0.000 description 1
- 241001508691 Martes zibellina Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、記憶保持特性の非常に優れたフローティング
ゲート型の電界効果トランジスタからなる不揮発性記憶
装置の製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method of manufacturing a nonvolatile memory device comprising a floating gate field effect transistor with extremely excellent memory retention characteristics.
(従来の技術)
従来、電気的に書き込み消去が可能なROM(E E
P ROM 、 E 1ectrically Era
sable andP rogramable ROM
)の1つとして、トンネリング注入により書き込み消
去を行うフローティングゲート構造の不揮発性記憶装置
が知られている。(Prior art) Conventionally, electrically programmable and erasable ROM (E
P ROM, E 1 electrically Era
sable and programmable ROM
) is known as a nonvolatile memory device with a floating gate structure in which writing and erasing is performed by tunneling injection.
このフローティングゲート型の不揮発性記憶装置は、半
導体基板側から薄い絶縁膜を介して電荷をトンネリング
させ、絶縁膜上のフローティングゲート電極に電荷を蓄
積し、トランジスタのしきい値電圧を変化させて情報を
記憶させることを原理としている。This floating gate type nonvolatile memory device tunnels charges from the semiconductor substrate side through a thin insulating film, stores the charges in the floating gate electrode on the insulating film, and changes the threshold voltage of the transistor to store information. The principle is to memorize.
従来のフローティングゲート型の不揮発性記憶装置を第
3図に示した構造断面図を参照して説明する。第3図に
示すように、P型シリコン基板1の中にN型の不純物を
含んだドレイン領域2とソース領域3が形成され、シリ
コン基板1の上にソース領域3とドレイン領域2にまた
がって酸化シリコン膜4が形成されるとともに、この酸
化シリコン膜4の中のドレイン領域2の上の一部分にト
ンネリング媒体となり得る薄い酸化シリコンIyA5が
形成され、酸化シリコン膜5の上にフローティングゲー
ト電極6、酸化シリコン膜7およびコントロールゲート
電極8が順次積層された構造となっている。A conventional floating gate type nonvolatile memory device will be explained with reference to a structural cross-sectional view shown in FIG. As shown in FIG. 3, a drain region 2 and a source region 3 containing N-type impurities are formed in a P-type silicon substrate 1, and a drain region 2 and a source region 3 containing N-type impurities are formed on the silicon substrate 1. A silicon oxide film 4 is formed, and a thin silicon oxide IyA5 that can serve as a tunneling medium is formed in a portion of the silicon oxide film 4 above the drain region 2, and a floating gate electrode 6 is formed on the silicon oxide film 5. It has a structure in which a silicon oxide film 7 and a control gate electrode 8 are sequentially laminated.
近年、第3図に示すごとき不揮発性記憶装置において、
プログラミング電圧の低電圧化、書き換えに伴うメモリ
特性の劣化の低減を実現するために、トンネリング媒体
となり得る薄い酸化シリコン膜5の代わりに、薄い窒化
シリコン膜、又は窒化シリコン膜−酸化シリコン膜の2
M!Jの積層膜、又は酸化シリコン膜−窒化シリコン膜
−酸化シリコン膜の3層の積層膜、又はオキシナイトラ
イド膜などの窒化シリコン吸糸のトンネリング絶縁膜を
用いることが提案されている。In recent years, in nonvolatile storage devices as shown in Figure 3,
In order to lower the programming voltage and reduce deterioration of memory characteristics due to rewriting, a thin silicon nitride film or a silicon nitride film-silicon oxide film 5 is used instead of the thin silicon oxide film 5, which can serve as a tunneling medium.
M! It has been proposed to use a multilayer film of J, a three-layer multilayer film of a silicon oxide film, a silicon nitride film, and a silicon oxide film, or a tunneling insulating film made of silicon nitride threads such as an oxynitride film.
(発明が解決しようとする課題)
しかしながら、窒化シリコン吸糸のトンネリング絶縁膜
を用いた不揮発性記憶装置において、通常フローティン
グゲート電極及びコントロールゲート電極にポリシリコ
ン膜等の高融点金属を用いるため、トンネリング絶縁膜
を形成した後に、900〜1000℃程度の高温熱処理
がどうしても必要となり、このため窒化シリコン吸糸の
トンネリング絶縁膜の膜質が著しく変化し、記憶保持特
性が悪化するといった問題点を有していた。(Problem to be Solved by the Invention) However, in a nonvolatile memory device using a tunneling insulating film made of silicon nitride yarn, since a high melting point metal such as a polysilicon film is usually used for the floating gate electrode and the control gate electrode, the tunneling After forming the insulating film, high-temperature heat treatment of about 900 to 1000°C is necessary, which causes problems such as a significant change in the quality of the tunneling insulating film of the silicon nitride suction yarn and deterioration of memory retention characteristics. Ta.
本発明の目的は、かかる問題に鑑み、フローティングゲ
ート型不揮発性記憶装置において、記憶保持特性を悪化
させることなく、プログラム電圧の低電圧化、書き換え
に伴うメモリ特性の劣化の低減化をはかることができる
製造方法を提供することにある。In view of these problems, it is an object of the present invention to reduce the programming voltage and reduce the deterioration of memory characteristics due to rewriting in a floating gate nonvolatile memory device without deteriorating the memory retention characteristics. The goal is to provide a manufacturing method that can.
(課題を解決するための手段)
上記目的を達するために、本発明は一導電型半導体基板
面に、少なくとも窒化シリコン膜を含むトンネリング絶
縁膜を選択形成する工程と、前記トンネリング絶縁膜上
にフローティングゲート電極を形成する工程と、前記フ
ローティングゲート電極上に絶縁膜を介してコントロー
ルゲート電極を形成する工程を少なくとも有する不揮発
性記憶装置の製造方法において、上記トンネリング絶縁
膜を形成した後に、水素雰囲気中における熱処理を行な
うことを特徴とするものである。(Means for Solving the Problems) In order to achieve the above object, the present invention includes a step of selectively forming a tunneling insulating film containing at least a silicon nitride film on the surface of a semiconductor substrate of one conductivity type, and a step of forming a floating film on the tunneling insulating film. In a method for manufacturing a nonvolatile memory device, the method includes at least the steps of forming a gate electrode and forming a control gate electrode on the floating gate electrode via an insulating film, after forming the tunneling insulating film, It is characterized by carrying out a heat treatment.
(作 用)
本発明は、水素熱処理を行うことにより、窒化シリコン
膜中の水素含有量を増加させ、窒化シリコン膜の電気伝
導度を小さくシ、記憶保持特性の悪化の少ない優れた記
憶保持特性をうろことができるものである。(Function) The present invention increases the hydrogen content in the silicon nitride film by performing hydrogen heat treatment, reduces the electrical conductivity of the silicon nitride film, and provides excellent memory retention properties with less deterioration of memory retention properties. It is something that you can wander around.
(実施例)
本発明者の検討によれば、窒化シリコン膜を含むトンネ
リング絶縁膜形成後の高温熱処理による記憶保持特性の
悪化は、窒化シリコン膜成長直後の膜質に強く依存し、
特に窒化シリコン膜中に含まれる水素、特に5i−I(
結合の含有量に関係があり、5i−H結合の多い窒化シ
リコン膜は、窒化シリコン膜成長温度以上の高温熱処理
を行なうことにより、5i−H結合の数が少なくなり、
不安定なトラップが付加増大され、窒化シリコン膜の空
気伝導度が増加し、そのため記憶保持特性の悪化が起こ
ることを見い出した。すなわち、窒化シリコン膜を形成
した後の工程での高温熱処理による記憶保持特性の悪化
は、主に窒化シリコン膜形成の際の水素含有量に大きく
依存していることが明らかとなった。(Example) According to studies by the present inventors, deterioration of memory retention characteristics due to high-temperature heat treatment after forming a tunneling insulating film containing a silicon nitride film strongly depends on the film quality immediately after the silicon nitride film is grown.
In particular, the hydrogen contained in the silicon nitride film, especially 5i-I (
It is related to the content of bonds, and a silicon nitride film with many 5i-H bonds has a reduced number of 5i-H bonds by performing heat treatment at a high temperature higher than the silicon nitride film growth temperature.
It has been found that the addition of unstable traps increases and the air conductivity of the silicon nitride film increases, resulting in deterioration of memory retention characteristics. In other words, it has become clear that the deterioration in memory retention characteristics caused by high-temperature heat treatment in a step after forming the silicon nitride film is largely dependent on the hydrogen content during the formation of the silicon nitride film.
また、フローティングゲート型不揮発性記憶装置は、ト
ンネリング絶縁膜を形成した後、通常ポリシリコン膜等
の高融点金属からなるフローティングゲート電極及びコ
ントロールゲート電極を形成し、さらにソース、トレイ
ン形成、保護膜の形成などの工程が行なわれるが、これ
らの工程においてソース、ドレインの押し込み、保護膜
の緻密化などのために、トンネリング絶縁膜である窒化
シリコン膜の成長温度以上の高温で熱処理が行なわれる
ので、水素処理は、これらの高温熱処理が終了した後に
行なう必要がある。さらに、窒化シリコン膜は通常、化
学的気相成長法により形成されるが、この成長温度は通
常700〜800℃であり。In addition, in a floating gate nonvolatile memory device, after forming a tunneling insulating film, a floating gate electrode and a control gate electrode made of a high melting point metal such as a polysilicon film are formed, and then a source, a train, and a protective film are formed. In these steps, heat treatment is performed at a high temperature higher than the growth temperature of the silicon nitride film, which is the tunneling insulating film, in order to push in the source and drain, make the protective film denser, etc. Hydrogen treatment must be performed after these high-temperature heat treatments are completed. Further, silicon nitride films are usually formed by chemical vapor deposition, and the growth temperature is usually 700 to 800°C.
このような窒化シリコン膜をトンネリング絶縁1摸とし
て用いた場合の水素処理の温度は約700℃以上で行な
うことにより効果があることが見い出された。It has been found that when such a silicon nitride film is used as a tunneling insulator, hydrogen treatment at a temperature of approximately 700° C. or higher is effective.
次に、本発明の具体的な実施例を図面を用いて説明する
。Next, specific embodiments of the present invention will be described using the drawings.
第1図は、本発明の一実施例を示した工程順断面図であ
る。FIG. 1 is a process-order sectional view showing an embodiment of the present invention.
まず、第1図(A)に示すようにP型シリコン基板1全
面に、酸化シリコン膜9を500人形成し。First, as shown in FIG. 1(A), 500 people formed a silicon oxide film 9 on the entire surface of a P-type silicon substrate 1.
さらに窒化シリコン膜10を1000人形成した後、素
子分離のための所定の部分を公知のフォトエツチング技
術によりエツチングを行う。After forming 1000 silicon nitride films 10, predetermined portions for element isolation are etched using a known photoetching technique.
次いで、第1図(B)に示すように、通常の熱酸化法に
よりフィールド酸化膜11をIP程度形成させる。Next, as shown in FIG. 1(B), a field oxide film 11 is formed to an IP level by a normal thermal oxidation method.
次に第1図(C)に示すように、窒化シリコン膜10と
その下の酸化シリコン膜9を順次エツチングした後1通
常の熱酸化法を用いて酸化シリコン膜4を500人形成
させる。次いで、フォトレジスト12をマスクとして、
リンイオン13を注入しN型拡散層14.15を形成す
る。本実施例では注入条件を100keV、I XIO
”an−2の条件下で実施した。Next, as shown in FIG. 1C, the silicon nitride film 10 and the underlying silicon oxide film 9 are sequentially etched, and then 500 silicon oxide films 4 are formed using a conventional thermal oxidation method. Next, using the photoresist 12 as a mask,
Phosphorus ions 13 are implanted to form N-type diffusion layers 14 and 15. In this example, the implantation conditions were 100 keV, IXIO
It was carried out under the conditions of ``an-2''.
次に、第1図(D)に示すように、フォトレジスト12
を除去した後、N型拡散層15の上の酸化シリコン膜4
の一部分を通常のフォトエツチング技術により開孔し、
この間孔部にジクロルシラン(SiH2C1!、)とア
ンモニア(NH,)の化学反応に基づく、減圧気相成長
法によりトンネリング媒体となる薄い窒化シリコン膜1
6を形成させる。本実施例ではNH,/SiH,CIl
、= 5 、750℃の条件下で窒化シリコン膜16を
約100人形成さtた。Next, as shown in FIG. 1(D), a photoresist 12
After removing the silicon oxide film 4 on the N-type diffusion layer 15
A part of the hole is opened using normal photoetching technology,
A thin silicon nitride film 1, which becomes a tunneling medium, is formed in this hole by a low pressure vapor phase growth method based on a chemical reaction between dichlorosilane (SiH2C1!) and ammonia (NH,).
Form 6. In this example, NH, /SiH, CIl
About 100 people formed the silicon nitride film 16 under conditions of , = 5 and 750°C.
次いで、第1図(E)に示すように、窒化シリコン膜1
6上にリンをドープ(約2 XIO20m−3) した
ポリシリコン膜を気゛相成長法により約5000人形成
させ、その後公知のフォトエツチング技術により、ポリ
シリコン膜よりなるフローティングゲート電極6を形成
する。次いで、通常の熱酸化法により。Next, as shown in FIG. 1(E), a silicon nitride film 1 is formed.
About 5,000 polysilicon films doped with phosphorus (approximately 2XIO20m-3) are formed on 6 by vapor phase epitaxy, and then floating gate electrodes 6 made of polysilicon are formed by known photoetching techniques. . Then by normal thermal oxidation method.
酸化シリコン膜7をフローティングゲート電極6上で約
400人となるように形成する。その後、リンをドープ
(約2 XIO”an−3)L、たポリシリコン膜を気
相成長法により、約4000人形成させ、次いで公知の
フォトエツチング技術によりポリシリコン膜よりなるコ
ントロールゲート電極8を形成する。A silicon oxide film 7 is formed on the floating gate electrode 6 to a thickness of about 400. Thereafter, approximately 4,000 polysilicon films doped with phosphorus (approximately 2XIO"an-3) were formed by vapor phase growth, and then control gate electrodes 8 made of polysilicon films were formed by known photoetching techniques. Form.
さらに、コントロールゲート電極8とフィールド酸化膜
11をマスクとして、ヒ素を打ち込み(50keV 、
4 X 101sc101s、ソース、ドレイン領域
となるN型拡散層2,3を形成する。Furthermore, using the control gate electrode 8 and field oxide film 11 as a mask, arsenic is implanted (50 keV,
4×101sc101s, N-type diffusion layers 2 and 3 which will become source and drain regions are formed.
次いで、第1図(F)に示すように、公知の気相成長法
により、酸化シリコン膜17を全面に被着後。Next, as shown in FIG. 1(F), a silicon oxide film 17 is deposited on the entire surface by a known vapor phase growth method.
ソース、ドレインの押し込みと、酸化シリコン膜17の
緻密化のために、1000℃、N2雰囲気中で熱処理を
行なう。その後、水素雰囲気中において、900℃、
30分間の熱処理を行った。最後に、酸化シリコン膜1
7を公知のフォトエツチング技術によりコンタクト孔婆
開孔し、アルミニウム電極18を形成し、第1図
(F)に示すごときフローティングゲート型の不揮発性
記憶装置を作製することができる。Heat treatment is performed at 1000° C. in an N2 atmosphere to push in the source and drain and to make the silicon oxide film 17 dense. After that, in a hydrogen atmosphere, at 900℃,
Heat treatment was performed for 30 minutes. Finally, silicon oxide film 1
A contact hole is formed in the substrate 7 by a known photoetching technique to form an aluminum electrode 18, thereby producing a floating gate type nonvolatile memory device as shown in FIG. 1(F).
以上のごとくして得られたフローティングゲート型不揮
発性記憶装置の記憶保持特性の一例を第2図に示す。縦
軸はしきい値電圧、横軸は保持時間を示している。第2
図に示すように、本発明の製造方法により作製された不
揮発性記憶装置の記憶保持特性(実@ 19)は、水素
熱処理を行なわない場合(破線20)に比べ記憶保持特
性が非常に優れていることがわかる。FIG. 2 shows an example of the memory retention characteristics of the floating gate nonvolatile memory device obtained as described above. The vertical axis shows the threshold voltage, and the horizontal axis shows the retention time. Second
As shown in the figure, the memory retention characteristics of the nonvolatile memory device fabricated by the manufacturing method of the present invention (actual @ 19) are much better than those without hydrogen heat treatment (dashed line 20). I know that there is.
本実施例では、トンネリング絶縁膜として窒化シリコン
膜の単層膜を用いた場合について示したが、トンネリン
グ絶縁膜として、窒化シリコン膜−酸化シリコン膜の2
層膜、酸化シリコン膜−窒化シリコン膜−酸化シリコン
膜の3層膜、オキシナイトライド膜などの窒化シリコン
吸糸の絶縁膜を用いた場合についても同様の効果がある
ことは言うまでもない。In this example, a case is shown in which a single layer film of silicon nitride film is used as the tunneling insulating film.
It goes without saying that the same effect can be obtained when using a layered film, a three-layered film of silicon oxide film-silicon nitride film-silicon oxide film, or an insulating film made of silicon nitride suction, such as an oxynitride film.
(発明の効果)
以上説明したところから明らかなように、本発明のごと
き製造方法によれば、記憶保持特性を悪化させることな
く、プログラミング電圧の低電圧化、書き換えに伴うメ
モリ特性の劣化の低減化が実現でき、フローティングゲ
ート型の半導体記憶装置の高性能化に大きく寄与するも
のである。(Effects of the Invention) As is clear from the above explanation, according to the manufacturing method of the present invention, programming voltage can be lowered without deteriorating memory retention characteristics, and deterioration of memory characteristics due to rewriting can be reduced. This will greatly contribute to improving the performance of floating gate type semiconductor memory devices.
第1図は本発明の一実施例を説明するための工程順断面
図、第2図は本発明の詳細な説明するための記憶保持特
性図、第3図は従来のフローティングゲート型不揮発性
記憶装置の構造断面図である。
1 ・・・ P型シリコン基板、2,3,14゜15・
・・N型拡散層、 4,7,9.17・・・酸化シリコ
ン膜、5,16・・・ トンネリング媒体となりつる薄
い窒化シリコン膜、6 ・・・フローティングゲート電
極、 8・・・コントロールゲート電極、10・・・窒
化シリコン膜、11・・・ フィールド酸化膜、12・
・・ フォトレジスト、13・・・ リンイオン、18
・・・アルミニウム電極。
特許出願人 松下電子工業株式会社
へ\−7
第
図
10 窒化シツコン7I爽
第
因
8 コ〉ドローJし電極
4.15 ・・N1把歌1
第
図
旧
17・
値化シリコン膜
°°アルミニウム電極
第
図Fig. 1 is a process-order sectional view for explaining an embodiment of the present invention, Fig. 2 is a memory retention characteristic diagram for explaining the present invention in detail, and Fig. 3 is a conventional floating gate type nonvolatile memory. FIG. 3 is a structural cross-sectional view of the device. 1... P-type silicon substrate, 2, 3, 14° 15.
...N-type diffusion layer, 4,7,9.17...silicon oxide film, 5,16...thin silicon nitride film that serves as a tunneling medium, 6...floating gate electrode, 8...control gate Electrode, 10... Silicon nitride film, 11... Field oxide film, 12.
... Photoresist, 13... Phosphorus ion, 18
...Aluminum electrode. Patent applicant: Matsushita Electronics Co., Ltd.\-7 Figure 10 Nitride silicon 7I refreshing factor 8 Co> Draw J electrode 4.15...N1 cover 1 Figure old 17 Valuated silicon film °° Aluminum electrode Diagram
Claims (5)
ン膜を含むトンネリング絶縁膜を選択形成する工程と、
前記トンネリング絶縁膜上にフローティングゲート電極
を形成する工程と、前記フローティングゲート電極上に
絶縁膜を介してコントロールゲート電極を形成する工程
を有する不揮発性記憶装置の製造方法において、上記ト
ンネリング絶縁膜を形成した後に、水素雰囲気中におけ
る熱処理を行なうことを特徴とする不揮発性記憶装置の
製造方法。(1) selectively forming a tunneling insulating film containing at least a silicon nitride film on the surface of a semiconductor substrate of one conductivity type;
In the method for manufacturing a non-volatile memory device, the method includes forming a floating gate electrode on the tunneling insulating film, and forming a control gate electrode on the floating gate electrode via an insulating film, wherein the tunneling insulating film is formed. 1. A method of manufacturing a nonvolatile memory device, which comprises performing heat treatment in a hydrogen atmosphere after the above steps.
シリコン膜との2種の積層膜であることを特徴とする請
求項(1)記載の不揮発性記憶装置の製造方法。(2) The method for manufacturing a nonvolatile memory device according to claim (1), wherein the tunneling insulating film is a laminated film of two types: a silicon nitride film and a silicon oxide film.
と窒化シリコン膜と第2の酸化シリコン膜との3種の積
層膜であることを特徴とする請求項(1)記載の不揮発
性記憶装置の製造方法。(3) The nonvolatile memory device according to claim (1), wherein the tunneling insulating film is a three-layered film including a first silicon oxide film, a silicon nitride film, and a second silicon oxide film. manufacturing method.
であることを特徴とする請求項(1)記載の不揮発性記
憶装置の製造方法。(4) The method for manufacturing a nonvolatile memory device according to claim (1), wherein the tunneling insulating film is an oxynitride film.
℃以上であることを特徴とする請求項(1)、(2)、
(3)、(4)のいずれかに記載の不揮発性記憶装置の
製造方法。(5) The temperature of the heat treatment in the hydrogen atmosphere is 700℃.
Claims (1), (2), characterized in that the temperature is at least ℃.
The method for manufacturing a nonvolatile memory device according to any one of (3) and (4).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26704288A JPH02114568A (en) | 1988-10-25 | 1988-10-25 | Manufacture of nonvolatile storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26704288A JPH02114568A (en) | 1988-10-25 | 1988-10-25 | Manufacture of nonvolatile storage device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02114568A true JPH02114568A (en) | 1990-04-26 |
Family
ID=17439235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26704288A Pending JPH02114568A (en) | 1988-10-25 | 1988-10-25 | Manufacture of nonvolatile storage device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02114568A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206412A (en) * | 1991-10-29 | 1993-08-13 | Semiconductor Energy Lab Co Ltd | Semiconductor memory device and its manufacture |
US6335549B1 (en) | 1993-11-02 | 2002-01-01 | Mitsubishi Denki Kabushiki Kaisha | EEPROM with high channel hot carrier injection efficiency |
JP2013172097A (en) * | 2012-02-22 | 2013-09-02 | Seiko Instruments Inc | Semiconductor nonvolatile memory device |
-
1988
- 1988-10-25 JP JP26704288A patent/JPH02114568A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206412A (en) * | 1991-10-29 | 1993-08-13 | Semiconductor Energy Lab Co Ltd | Semiconductor memory device and its manufacture |
US6335549B1 (en) | 1993-11-02 | 2002-01-01 | Mitsubishi Denki Kabushiki Kaisha | EEPROM with high channel hot carrier injection efficiency |
US6483133B2 (en) | 1993-11-02 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | EEPROM with high channel hot carrier injection efficiency |
JP2013172097A (en) * | 2012-02-22 | 2013-09-02 | Seiko Instruments Inc | Semiconductor nonvolatile memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6653683B2 (en) | Method and structure for an oxide layer overlying an oxidation-resistant layer | |
JPH07321236A (en) | Nonvolatile memory device and its manufacture | |
KR930001888B1 (en) | Non-volatile semiconductor memory device | |
JPH02114568A (en) | Manufacture of nonvolatile storage device | |
JPH05129630A (en) | Production of nonvolatile semiconductor storage device | |
JPH02277269A (en) | Manufacture of nonvolatile memory | |
JPH03257828A (en) | Manufacture of semiconductor device | |
US7012008B1 (en) | Dual spacer process for non-volatile memory devices | |
JPH061839B2 (en) | Method of manufacturing nonvolatile memory device | |
US6620705B1 (en) | Nitriding pretreatment of ONO nitride for oxide deposition | |
JPH05129632A (en) | Charge trap film | |
JPH0422031B2 (en) | ||
KR950003225B1 (en) | Manufacturing method of insulating film | |
JP2871836B2 (en) | Semiconductor nonvolatile memory device and method of manufacturing the same | |
US6858496B1 (en) | Oxidizing pretreatment of ONO layer for flash memory | |
JPH0227773A (en) | Manufacture of nonvolatile semiconductor memory | |
KR100274352B1 (en) | Method of manufacturing a flash memory cell | |
JPH0665232B2 (en) | Method of manufacturing semiconductor memory device | |
JPH01108776A (en) | Manufacture of semiconductor storage device | |
JPH0817210B2 (en) | Method for manufacturing semiconductor memory device | |
JPH03227573A (en) | Method of manufacturing semiconductor memory device | |
JPH07120724B2 (en) | Method of manufacturing semiconductor memory device | |
JPH03218075A (en) | Manufacture of semiconductor storage device | |
JPS61288471A (en) | Manufacture of semiconductor memory device | |
JPH0320088A (en) | Manufacture of semiconductor storage device |