JPH0817210B2 - Method for manufacturing semiconductor memory device - Google Patents

Method for manufacturing semiconductor memory device

Info

Publication number
JPH0817210B2
JPH0817210B2 JP22633389A JP22633389A JPH0817210B2 JP H0817210 B2 JPH0817210 B2 JP H0817210B2 JP 22633389 A JP22633389 A JP 22633389A JP 22633389 A JP22633389 A JP 22633389A JP H0817210 B2 JPH0817210 B2 JP H0817210B2
Authority
JP
Japan
Prior art keywords
insulating film
forming
memory device
semiconductor memory
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22633389A
Other languages
Japanese (ja)
Other versions
JPH0389556A (en
Inventor
和夫 佐藤
義樹 福崎
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP22633389A priority Critical patent/JPH0817210B2/en
Publication of JPH0389556A publication Critical patent/JPH0389556A/en
Publication of JPH0817210B2 publication Critical patent/JPH0817210B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、フローティングゲート型の電界効果トラン
ジスタからなる半導体記憶装置の製造方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor memory device including a floating gate type field effect transistor.

従来の技術 従来、電気的書き込み消去が可能なEEPROM(Electric
ally Erasable and Programable ROM)の1つとして、
トンネル注入により書き込み消去を行うフローティング
構造の半導体記憶装置がよく知られている。このフロー
ティングゲート型の半導体記憶装置は、拡散層上の薄い
絶縁膜を介して電荷のトンネル注入を行い、絶縁膜上の
フローティングゲート電極に電荷を蓄積させ、トランジ
スタのしきい値電圧を変化させて情報を記憶させること
を原理としいる。
Conventional technology Conventionally, EEPROM (Electric
As one of ally Erasable and Programmable ROM,
A semiconductor memory device having a floating structure in which writing and erasing are performed by tunnel injection is well known. In this floating gate type semiconductor memory device, charges are tunnel-injected through a thin insulating film on a diffusion layer, charges are accumulated in a floating gate electrode on the insulating film, and a threshold voltage of a transistor is changed. The principle is to store information.

第2図に代表的なフローティングゲート型の半導体記
憶装置の断面構造図を示す。第2図に示すように、P型
のシリコン基板1の中にN型拡散層からなるソース領域
2及びドレイン領域3が形成され、前記ソース領域2、
ドレイン領域3にまたがって比較的厚い酸化シリコン膜
4が形成されるとともに、この酸化シリコン4の一部分
のみを開孔し、この開孔部にトンネル媒体となりうる薄
い酸化シリコン膜5が形成され、酸化シリコン膜4,5の
上にフローティングゲート電極6,酸化シリコン膜7及び
コントロールゲート電極8が順次積層された構造となっ
ている。
FIG. 2 shows a cross-sectional structure diagram of a typical floating gate type semiconductor memory device. As shown in FIG. 2, a source region 2 and a drain region 3 made of an N type diffusion layer are formed in a P type silicon substrate 1, and the source region 2,
A relatively thick silicon oxide film 4 is formed straddling the drain region 3, and only a part of the silicon oxide 4 is opened, and a thin silicon oxide film 5 that can serve as a tunnel medium is formed in this opening, and the silicon oxide film 5 is oxidized. The floating gate electrode 6, the silicon oxide film 7 and the control gate electrode 8 are sequentially laminated on the silicon films 4 and 5.

従来、第2図のごときフローティングゲート型の半導
体記憶装置を製造する場合、通常、ドレイン領域3上に
比較的厚い酸化シリコン膜4を形成し、この酸化シリコ
ン膜4の一部分を公知のフォトエッチング技術によりド
レイン領域3に達するように開孔し、この開孔部に通常
15−20Vのプログラム電圧で書き込み消去ができるよう
に、100Å程度の非常に薄い酸化シリコン膜5を形成さ
せる必要があるが、この非常に薄い酸化シリコン膜5を
制御性よく安定して形成するために、通常、900℃程度
の比較的低い温度で酸化させて形成させていた。一方、
トンネル絶縁膜形成後は、トンネル絶縁膜上にフローテ
ィング電極を形成し、さらにフローティングゲート電極
上に絶縁膜を介してコントロールゲート電極を形成する
必要があるが、フローティング電極及びコントロールゲ
ート電極は、ポリシリコン等の高融点金属を通常用いる
ため、トンネル絶縁膜形成後の熱処理としては1000℃−
1100℃程度の比較的高温の熱処理工程を用いることが通
常であった。
Conventionally, when manufacturing a floating gate type semiconductor memory device as shown in FIG. 2, a relatively thick silicon oxide film 4 is usually formed on the drain region 3 and a part of the silicon oxide film 4 is formed by a known photoetching technique. To open the drain region 3 by
It is necessary to form a very thin silicon oxide film 5 of about 100Å so that writing and erasing can be performed with a program voltage of 15-20V. In order to form this very thin silicon oxide film 5 with good controllability and stability. In addition, it is usually formed by oxidation at a relatively low temperature of about 900 ° C. on the other hand,
After forming the tunnel insulating film, it is necessary to form a floating electrode on the tunnel insulating film and further form a control gate electrode on the floating gate electrode via the insulating film. However, the floating electrode and the control gate electrode are formed of polysilicon. Since high-melting point metals such as etc. are usually used, the heat treatment after forming the tunnel insulating film is 1000 ° C-
It was usual to use a relatively high temperature heat treatment process of about 1100 ° C.

発明が解決しようとする課題 フローティングゲート型の半導体記憶装置は、非常に
薄いトンネル絶縁膜を介して電荷のトンネリングを行う
ことにより書換えを行うものであり、その書換え回数の
確保がフローティングゲート型半導体記憶装置の最大の
課題であり、また実用上の重要な問題であるが、上述の
ごとき従来の製造方法により作製されたフローティング
ゲート型の半導体記憶装置では、繰り返し書換えを行う
と非常に破壊しやすく、精度よく安定した書換え回数を
確保することが非常に難しいといった問題点を有してい
た。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention A floating gate type semiconductor memory device rewrites data by tunneling charges through a very thin tunnel insulating film, and the number of times of rewriting is ensured in the floating gate type semiconductor memory device. Although it is the biggest problem of the device and is an important problem in practical use, in the floating gate type semiconductor memory device manufactured by the conventional manufacturing method as described above, it is very easy to break if rewriting is repeated, There is a problem that it is very difficult to secure a stable number of rewrites with high accuracy.

本発明は、上記従来の問題を解決するものであり、フ
ローティングゲート構造の半導体記憶装置の製造方法に
おいて、繰り返し書換え特性の飛躍的な向上をはかるこ
とができる製造方法を提供することを目的とするもので
ある。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide a method of manufacturing a semiconductor memory device having a floating gate structure, which can dramatically improve repetitive rewriting characteristics. It is a thing.

課題を解決するための手段 上記目的を達成するために、本発明は一導電型半導体
シリコン基板の表面から内部にかけて、前記基板と反対
導電型の拡散層を形成する工程と、前記基板の表面上に
第1の絶縁膜を形成する工程と、前記第1の絶縁膜の所
定の部分に前記拡散層に達するような開孔部を形成する
工程と、前記開孔部の拡散層表面上にトンネル媒体とな
りうる第2の絶縁膜を形成する工程と、前記第2の絶縁
膜上にフローティングゲート電極を形成する工程と、前
記フローティングゲート電極上に第3の絶縁膜を介して
コントロールゲート電極を形成する工程を少なくとも含
む半導体記憶装置の製造方法において、上記第2の絶縁
膜の形成温度を1050℃以下で行い、上記第2の絶縁膜の
形成後の全ての熱処理工程を、上記第2の絶縁膜の形成
温度+50℃以下で行うものである。
Means for Solving the Problems In order to achieve the above object, the present invention provides a step of forming a diffusion layer of a conductivity type opposite to the substrate from the surface to the inside of a conductivity type semiconductor silicon substrate, and a surface of the substrate. A step of forming a first insulating film on the first insulating film, a step of forming an opening at a predetermined portion of the first insulating film so as to reach the diffusion layer, and a tunnel on the surface of the diffusion layer of the opening. Forming a second insulating film that can serve as a medium, forming a floating gate electrode on the second insulating film, and forming a control gate electrode on the floating gate electrode via a third insulating film In the method for manufacturing a semiconductor memory device including at least the step of forming the second insulating film, the second insulating film is formed at a temperature of 1050 ° C. or lower, and all the heat treatment steps after the formation of the second insulating film are performed by the second insulating film. film Forming temperature + 50 ℃ is given in the following.

作用 本発明者の検討によれば、破壊に至る繰り返し書換え
回数は、第2の絶縁膜を形成した後の熱処理工程が大き
く依存していることがわかり、特に第2の絶縁膜形成後
の熱処理温度を、第2の絶縁膜の形成温度より50℃をこ
える高い温度にすると繰り返し書換え特性が非常に悪化
することを見い出した。
Action According to the study by the present inventor, the number of repeated rewritings leading to breakdown is largely dependent on the heat treatment step after forming the second insulating film, and particularly, the heat treatment after forming the second insulating film. It has been found that when the temperature is higher than the formation temperature of the second insulating film by more than 50 ° C., the rewriting characteristics are extremely deteriorated.

本発明は、上記事実に基づきなされたもので、本発明
のごときトンネル絶縁膜形成後の熱処理温度をトンネル
絶縁膜の形成温度+50℃以下にすることにより、繰り返
し書換えを行っても破壊しにくくなり、信頼性の確保が
非常に容易となるものである。このような繰り返し書換
え特性が飛躍的に向上するメカニズムについては、詳細
なことは不明であるが、トンネル媒体となる第2の絶縁
膜形成後の熱処理の温度を第2の絶縁膜形成温度+50℃
以下にすることにより薄い第2の絶縁膜への熱ストレス
が緩和され、第2の絶縁膜に歪やトラップが発生するこ
とが少なくなり、繰り返し書換えを行っても破壊しにく
くなるものと推定される。また、上記第2の酸化膜の形
成温度が1050℃以上になると、本発明の効果がほとんど
なくなり、トンネル酸化膜の形成温度は1050℃以下にす
る必要があることも見い出した。
The present invention has been made based on the above facts. By setting the heat treatment temperature after forming the tunnel insulating film to the formation temperature of the tunnel insulating film + 50 ° C. or less as in the present invention, it is less likely to be destroyed even if repeated rewriting It is very easy to secure reliability. Although details of the mechanism by which such repetitive rewriting characteristics are dramatically improved are unknown, the temperature of the heat treatment after the formation of the second insulating film to be the tunnel medium is set to the second insulating film formation temperature + 50 ° C.
It is presumed that the following will alleviate the thermal stress on the thin second insulating film, reduce the occurrence of strain and traps in the second insulating film, and make it less likely to be destroyed even after repeated rewriting. It It was also found that when the formation temperature of the second oxide film is 1050 ° C. or higher, the effect of the present invention is almost lost, and the formation temperature of the tunnel oxide film needs to be 1050 ° C. or lower.

実施例 本発明の具体的な実施例を図面を用いて説明する。Example A specific example of the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例を示した工程順断面図で
ある。
1A to 1D are sectional views in order of the processes, showing an embodiment of the present invention.

まず、第1図Aに示すようにP型シリコン基板1上
に、既知の選択拡散技術によりN型拡散層からなるソー
ス領域2、及びドレイン領域3を形成し、その後、酸化
シリコン膜4を通常の熱拡散法により形成する。酸化シ
リコン膜4の厚さは、基板からのトンネルが起こらない
ように厚くする必要があり、本実施例では約500Åとし
た。次に、ドレイン領域3上の酸化シリコン膜4の所定
の部分を既知のフォトエッチング技術によりエッチング
を行い、トンネル領域となる開口部を形成する。
First, as shown in FIG. 1A, a source region 2 and a drain region 3 made of an N-type diffusion layer are formed on a P-type silicon substrate 1 by a known selective diffusion technique, and then a silicon oxide film 4 is usually formed. It is formed by the thermal diffusion method. The thickness of the silicon oxide film 4 is required to be thick so that a tunnel from the substrate does not occur, and is about 500Å in this embodiment. Next, a predetermined portion of the silicon oxide film 4 on the drain region 3 is etched by a known photoetching technique to form an opening which will be a tunnel region.

次に、第1図Bに示すように、トンネル媒体となりう
る薄い酸化シリコン膜5を開孔部に形成するが、その形
成温度としては、1050℃以下にする必要がある。本実施
例では、1000℃、アルゴン希釈下のドライ酸素雰囲気で
実施した。また、トンネル効果を有効に利用するには、
酸化シリコン膜5の厚さを50−150Å程度にする必要が
あり、本実施例では100Å形成させた。さらに、このト
ンネル酸化シリコン膜5の形成後の全ての熱処理温度
は、トンネル媒体の酸化シリコン膜形成温度+50℃以下
にする必要があり、本実施例でとは、以下に述べるよう
に950℃以下で実施した。
Next, as shown in FIG. 1B, a thin silicon oxide film 5 that can serve as a tunnel medium is formed in the opening, but the forming temperature must be 1050 ° C. or lower. In this example, the process was performed at 1000 ° C. in a dry oxygen atmosphere diluted with argon. Also, to effectively use the tunnel effect,
It is necessary to set the thickness of the silicon oxide film 5 to about 50-150Å, and in this embodiment, 100Å was formed. Further, all the heat treatment temperatures after the formation of the tunnel silicon oxide film 5 must be set to the silicon oxide film formation temperature of the tunnel medium + 50 ° C. or less, and in this embodiment, as described below, 950 ° C. or less. It was carried out in.

まず、第1図Cに示すように、酸化シリコン膜5の上
にポリシリコン膜よりなるフローティングゲート電極6
を形成する必要があるが、本実施例では、できるだけ低
温で形成させるため、まずシラン(SiH4)とフォスフィ
ン(PH3)との混合ガスによる減圧気相成長法により、
リンをドープ(約6×1020cm-3)したポリシリコン膜を
600℃で約5000Å形成させ、その後900℃でリンの活性化
を行った。その後、周知のフォトエッチング技術により
ポリシリコン膜よりなるフローティングゲート電極6を
形成する。次いで、フローティングゲート電極6の表面
を酸化して酸化シリコン膜7を形成するが、本実施例で
は950℃、アルゴン希釈下のドライ酸素雰囲気で実施
し、酸化シリコン膜7の厚さはフローティングゲート電
極6上で約500Åとなるようにコントロールした。その
後、シラン(SiH4)とフォスフィン(PH3)との混合ガ
スによる減圧気相成長法により、リンをドープ(約6×
1020cm-3)したポリシリコン膜を600℃で約5000Å形成
させ、その後900℃でリンの活性化を行った。ついで、
周知のフォトエッチング技術により、ポリシリコン膜よ
りなるコントロールゲート電極8を形成する。
First, as shown in FIG. 1C, a floating gate electrode 6 made of a polysilicon film is formed on the silicon oxide film 5.
However, in the present embodiment, in order to form at a temperature as low as possible, first, by a reduced pressure vapor phase growth method using a mixed gas of silane (SiH 4 ) and phosphine (PH 3 ),
A polysilicon film doped with phosphorus (about 6 × 10 20 cm -3 )
About 5000 Å was formed at 600 ° C, and then phosphorus was activated at 900 ° C. After that, the floating gate electrode 6 made of a polysilicon film is formed by a well-known photo etching technique. Next, the surface of the floating gate electrode 6 is oxidized to form the silicon oxide film 7. In this embodiment, the silicon oxide film 7 is formed in a dry oxygen atmosphere diluted with argon at 950 ° C. It was controlled to be about 500Å on the 6th. After that, phosphorus was doped (about 6 ×) by a reduced pressure vapor deposition method using a mixed gas of silane (SiH 4 ) and phosphine (PH 3 ).
A polysilicon film of 10 20 cm -3 ) was formed at 600 ° C. to about 5000 Å, and then phosphorus was activated at 900 ° C. Then,
The control gate electrode 8 made of a polysilicon film is formed by a well-known photo etching technique.

次に、第1図Dに示すように、シラン(SiH4)と酸素
との化学反応による常圧気相成長法により、酸化シリコ
ン膜9を450℃で全面に被着後、ソース,ドレインの押
し込みと、酸化シリコン膜9のち密化のために950℃,30
分、窒素雰囲気中で熱処理を行った。その後、酸化シリ
コン膜9を既知のフォトエッチング技術によりコンタク
ト孔を開孔し、アルミニウム電極10を形成し、第1図D
のごときフローティングゲート型の半導体記憶装置を作
製することができる。
Next, as shown in FIG. 1D, a silicon oxide film 9 is deposited on the entire surface at 450 ° C. by the atmospheric pressure vapor deposition method by a chemical reaction between silane (SiH 4 ) and oxygen, and then the source and drain are pushed in. And 950 ° C., 30 for densification of the silicon oxide film 9.
Min, heat treatment was performed in a nitrogen atmosphere. After that, a contact hole is formed in the silicon oxide film 9 by a known photo-etching technique to form an aluminum electrode 10, and FIG.
A floating gate type semiconductor memory device as described above can be manufactured.

以上のごとくして得られたフローティングゲート型の
半導体記憶装置の繰り返し書換え特性の一例を第3図に
示す。縦軸は累積不良率、横軸は書換え回数である。第
3図に示すように、上述の実施例の製造方法により作製
した半導体記憶装置の書換え特性(実線11)は、従来の
半導体記憶装置の書換え特性(実線12)に比べ、書換え
特性が非常に優れていることがわかる。
FIG. 3 shows an example of repeated rewriting characteristics of the floating gate type semiconductor memory device obtained as described above. The vertical axis is the cumulative defective rate, and the horizontal axis is the number of rewrites. As shown in FIG. 3, the rewriting characteristic (solid line 11) of the semiconductor memory device manufactured by the manufacturing method of the above-described embodiment is much higher than the rewriting characteristic (solid line 12) of the conventional semiconductor memory device. It turns out to be excellent.

発明の効果 以上説明したところから明らかなように、本発明の製
造方法によれば、100Å程度の非常に薄いトンネル媒体
の酸化シリコン膜に歪やトラップが発生することが少な
くなり、精度よく安定した書換え回数を確保することが
でき、フローティングゲート型の半導体記憶装置の高信
頼性化に大きく寄与するものである。
EFFECTS OF THE INVENTION As is apparent from the above description, according to the manufacturing method of the present invention, the occurrence of strain and traps in the silicon oxide film of a very thin tunnel medium of about 100 Å is reduced, and stable and accurate. The number of times of rewriting can be ensured, which greatly contributes to the high reliability of the floating gate type semiconductor memory device.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例の製造方法を説明するための工
程順断面図、第2図はフローティングゲート型の半導体
記憶装置の構造を説明するための断面図、第3図は本発
明の効果を説明するための特性図である。 1……P型シリコン基板、2……ソース領域、3……ド
レイン領域、4……酸化シリコン膜、5……トンネル媒
体となりうる薄い酸化シリコン膜、6……フローティン
グゲート電極、7……酸化シリコン膜、8……コントロ
ールゲート電極、9……酸化シリコン膜、10……アルミ
ニウム電極。
FIG. 1 is a sectional view in order of steps for explaining a manufacturing method of an embodiment of the present invention, FIG. 2 is a sectional view for explaining a structure of a floating gate type semiconductor memory device, and FIG. 3 is a sectional view of the present invention. It is a characteristic view for explaining an effect. 1 ... P-type silicon substrate, 2 ... source region, 3 ... drain region, 4 ... silicon oxide film, 5 ... thin silicon oxide film that can be a tunnel medium, 6 ... floating gate electrode, 7 ... oxidation Silicon film, 8 ... Control gate electrode, 9 ... Silicon oxide film, 10 ... Aluminum electrode.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】一導電型半導体基板の表面部に同基板と反
対導電型の拡散層を形成する工程と、前記半導体基板の
表面上に第1の絶縁膜を形成する工程と、前記第1の絶
縁膜の所定の部分に前記拡散層に達するような開孔部を
形成する工程と、前記開孔部の拡散層表面上にトンネル
媒体となりうる第2の絶縁膜を形成する工程と、前記第
2の絶縁膜上にフローティングゲート電極を形成する工
程と、前記フローティングゲート電極上に第3の絶縁膜
を介してコントロールゲート電極を形成する工程を少な
くとも含む半導体記憶装置の製造方法において、上記第
2の絶縁膜の形成温度を1050℃以下で行い、上記第2の
絶縁膜の形成後の全ての熱処理工程を、上記第2の絶縁
膜の形成温度+50℃以下で行うことを特徴とする半導体
記憶装置の製造方法。
1. A step of forming a diffusion layer having a conductivity type opposite to that of the same conductivity type semiconductor substrate on a surface portion thereof, a step of forming a first insulating film on a surface of the semiconductor substrate, and the first step. Forming an opening at a predetermined portion of the insulating film reaching the diffusion layer; forming a second insulating film that can serve as a tunnel medium on the surface of the diffusion layer at the opening; A method of manufacturing a semiconductor memory device, comprising at least a step of forming a floating gate electrode on a second insulating film and a step of forming a control gate electrode on the floating gate electrode via a third insulating film. A semiconductor characterized in that the second insulating film is formed at a temperature of 1050 ° C. or lower, and all the heat treatment steps after the second insulating film is formed are performed at a temperature of the second insulating film + 50 ° C. or lower. Storage device manufacturing method
JP22633389A 1989-08-31 1989-08-31 Method for manufacturing semiconductor memory device Expired - Lifetime JPH0817210B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22633389A JPH0817210B2 (en) 1989-08-31 1989-08-31 Method for manufacturing semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22633389A JPH0817210B2 (en) 1989-08-31 1989-08-31 Method for manufacturing semiconductor memory device

Publications (2)

Publication Number Publication Date
JPH0389556A JPH0389556A (en) 1991-04-15
JPH0817210B2 true JPH0817210B2 (en) 1996-02-21

Family

ID=16843523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22633389A Expired - Lifetime JPH0817210B2 (en) 1989-08-31 1989-08-31 Method for manufacturing semiconductor memory device

Country Status (1)

Country Link
JP (1) JPH0817210B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666596B2 (en) * 1991-04-15 1997-10-22 株式会社デンソー Method for reducing trap density in oxide film and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH0389556A (en) 1991-04-15

Similar Documents

Publication Publication Date Title
US4495219A (en) Process for producing dielectric layers for semiconductor devices
JPH0582797A (en) Manufacture of nonvolatile memory device
JPH05129630A (en) Production of nonvolatile semiconductor storage device
JPH0817210B2 (en) Method for manufacturing semiconductor memory device
JPH02277269A (en) Manufacture of nonvolatile memory
US4683640A (en) Method of making a floating gate memory cell
JPS603159A (en) Manufacture of nonvolatile memory device
JPH05343694A (en) Manufacture of nonvolatile semiconductor storage element
JPS6320386B2 (en)
JPH0746704B2 (en) Semiconductor memory device
JPH02114568A (en) Manufacture of nonvolatile storage device
JPH0422031B2 (en)
JPH05129632A (en) Charge trap film
JPH0817946A (en) Semiconductor device and its manufacture
KR100975974B1 (en) Method for reducing bird's beak of floating gate in eeprom
KR950003225B1 (en) Manufacturing method of insulating film
JPH07120724B2 (en) Method of manufacturing semiconductor memory device
JPH0320088A (en) Manufacture of semiconductor storage device
JPH0665232B2 (en) Method of manufacturing semiconductor memory device
JPS58212180A (en) Nonvolatile memory device and manufacture thereof
US6858496B1 (en) Oxidizing pretreatment of ONO layer for flash memory
JPH01201965A (en) Manufacture of non-volatile storage device
JPH0982819A (en) Non-volatile semiconductor memory and its manufacturing method
JPH03227573A (en) Method of manufacturing semiconductor memory device
JPH0341775A (en) Manufacture of semiconductor memory

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20090221

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20090221

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20100221

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20100221