KR950002290A - 망동기용 디지탈 위상 동기 루프 장치 및 제어 방법 - Google Patents
망동기용 디지탈 위상 동기 루프 장치 및 제어 방법 Download PDFInfo
- Publication number
- KR950002290A KR950002290A KR1019930011030A KR930011030A KR950002290A KR 950002290 A KR950002290 A KR 950002290A KR 1019930011030 A KR1019930011030 A KR 1019930011030A KR 930011030 A KR930011030 A KR 930011030A KR 950002290 A KR950002290 A KR 950002290A
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- reference clock
- loss
- control
- signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 5
- 230000001360 synchronised effect Effects 0.000 claims abstract 3
- 238000005070 sampling Methods 0.000 claims abstract 2
- 230000007704 transition Effects 0.000 claims abstract 2
- 238000001514 detection method Methods 0.000 claims 4
- 238000012544 monitoring process Methods 0.000 claims 3
- 208000014674 injury Diseases 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 230000008733 trauma Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 망동기용 DP-PLL의 제어 알고리즘에 관한 것으로, 특히 상위 계위에서 공급하는 타이밍에 동기된 시스템 타이밍을 만들기 위한 망동기용 디지탈 위상 동기 루프 장치 및 제어 방법에 관한 것이다.
이러한 본 발명은 프리 런 모드나 홀드오버 모드에서 기준 클럭 신호의 손실을 모니터하여 손실이 없으면 정상 모드로 천이하고, 정성 모드에서 위상 오차 데이타의 평균값을 계산하고 상기 평균값에 적분 상수와 비례 상수를 곱하여 설정된 주기마다 제어 데이타를 출력하며, 기준 클럭 신호의 손실 상태에 따라 평균하는 샘플링 데이타수, 저분 상수, 비례 상수, 제어 주기들을 변화시키게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 망동기용 DP-PLL의 블럭 구성도. 제4도는 본 발명의 DP-PLL의 제어 방법을 보인 흐름도.
Claims (3)
- 외부 기준 신호를 입력받아 기준 클럭 신호를 추출해내는 DS1 인터페이스 수단과, DS1 인터페이스 수단의 기준 클릭 신호를 분주함과 아울러 클럭의 손실을 감시하는 기준 클럭 선택 분주 수단과, 기준 클럭선택 분주 수단에서 분주된 기준 클럭 신호를 분주된 시스템 클럭 신호와 비교하고 위상 오차를 높은 주파수의 시스템 클럭으로 카운트하여 저장하는 위상 오차 검출 및 저장 수단과, 제어 알고리즘에 따라 위상 오차 검출 및 저장 수단에서 읽어들인 위상차 정보를 처리하여 시스템 클럭이 기준 클럭에 동기되도록 제어하는 중앙 처리 장치와, 아날로그 신호로 변환된 중앙 처리 장치의 제어 신호에 따라 시스템 클럭의 위상을 기준 클럭에 동기시켜 출력하는 전압 제어 발진 수단과, 전압 제어 발진 수단에서 출력된 시스템 클럭을 분주하여 상기 기준 클럭 선택 분주 수단과 위상 오차 검출 및 저장 수단으로 출력하는 분주 수단과, 중앙 처리 장치의 제어 신호에 따라 상기DS1 인터페이스 수단과 기준 클럭 선택 분주 수단과 위상 오차 검출 및 저장 수단을 각각 제어하는 제어 로직 수단을 구비한 것을 특징으로 하는 망동기용 디지탈 위상 동기 루프장치.
- 초기 중심 주파수값을 세팅하고 모드를 프리 런 모드에 설정하는 초기화 단계와, 프리 런 모드 수행중 기준 클럭 신호의 손실이 검출되지 않으면 모드 선택 단계에서 정상 모드로 천이하는 단계와, 정상 모드에서 설정된 주기로 샘플링된 위상차를 읽어들일 때마가 기준 클럭 신호의 손실을 모니티하여 손실이 검출되면 홀드오버 모드로 천이하는 단계와, 홀드오버 모드에서 동기 진입 시간을 카운트하고 비동기시 카운트값을 초기화시키는 단계와, 위상 오차 데이타를 읽어들이면서 기준 클럭 신호의 손실을 계속 모니터하여 손실이 없으며 일정 기간후에 정상 모드로 천이하는 단계와, 제어상 모드에서 손실이 없으면 외상 오차 데이타의 평균값을 계산하고 상기 평균값에 적분 상수와 비례 상수를 곱하여 설정된 제어 주기마다 제어 데이타를 출력하는 단계로 이루어짐을 특징으로 하는 망동기용 디지탈 위상 동기 루프의 제어 방법.
- 제2항에 있어서, 상기 기준 클럭 신호의 손실 상태에 따라 평균하는 샘플링 데이타수, 적분 상수, 비례 상수, 제어 주기들을 변화시키도록 한 것을 특징으로 하는 망동기용 디지탈 위상 동기 루프의 제어 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011030A KR0144125B1 (ko) | 1993-06-16 | 1993-06-16 | 망동기용 디지탈 위상동기 루프장치 및 제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011030A KR0144125B1 (ko) | 1993-06-16 | 1993-06-16 | 망동기용 디지탈 위상동기 루프장치 및 제어방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002290A true KR950002290A (ko) | 1995-01-04 |
| KR0144125B1 KR0144125B1 (ko) | 1998-08-01 |
Family
ID=19357538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011030A KR0144125B1 (ko) | 1993-06-16 | 1993-06-16 | 망동기용 디지탈 위상동기 루프장치 및 제어방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144125B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7092201B2 (en) | 2002-09-16 | 2006-08-15 | Samsung Electronics Co., Ltd. | Tape deck mechanism with main cam gear moving sub-deck, pole base loading unit, brake unit and main sliding memeber |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990056135A (ko) * | 1997-12-29 | 1999-07-15 | 윤종용 | 디지털 위상 동기 장치에서 홀드오버 제어 회로 |
-
1993
- 1993-06-16 KR KR1019930011030A patent/KR0144125B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7092201B2 (en) | 2002-09-16 | 2006-08-15 | Samsung Electronics Co., Ltd. | Tape deck mechanism with main cam gear moving sub-deck, pole base loading unit, brake unit and main sliding memeber |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0144125B1 (ko) | 1998-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6148051A (en) | Synchronous data transfer system using time stamp | |
| US5673004A (en) | Method and circuit for controlling digital processing phase-locked loop for network synchronization | |
| US5455840A (en) | Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator | |
| KR920005538A (ko) | 동기 디지탈 신호를 비동기 디지탈 신호로 변환시키는 디지탈 전송 시스템 | |
| KR100205354B1 (ko) | 데이터 분리 회로 | |
| JPH0744449B2 (ja) | デイジタル・フエ−ズロツクル−プ回路 | |
| JPH04286233A (ja) | スタッフ同期回路 | |
| KR950002290A (ko) | 망동기용 디지탈 위상 동기 루프 장치 및 제어 방법 | |
| KR20000033889A (ko) | 디지털위상제어루프에서의주파수검출방법 | |
| SE9402708D0 (sv) | Dämpning av pekarjitter i en desynkronisator | |
| KR920010379B1 (ko) | 동기식 다중장치에서의 포인터 조정지터 감소장치 | |
| JPH0349319A (ja) | 同期検出方式 | |
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| KR0165054B1 (ko) | 데이터 스터핑 장치 | |
| JPH06224891A (ja) | クロック再生回路 | |
| JPH04286232A (ja) | 速度変換回路 | |
| JP2572674B2 (ja) | 信号同期装置 | |
| KR960012470B1 (ko) | 프로그램 가능한 타임아웃 타이머 | |
| JP3144735B2 (ja) | 同期信号発生器 | |
| KR0182699B1 (ko) | 위상 동기 루프 바이너리 추적 방법 | |
| JPH05153078A (ja) | デスタツフ回路 | |
| JP2716294B2 (ja) | 系切り替え方式 | |
| KR900002636B1 (ko) | 디지탈 교환기의 송신클럭동기장치 | |
| JP3003471B2 (ja) | クロック切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100330 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |