KR950002233A - 노이즈를 감소하는 출력단을 구비한 집적회로 - Google Patents

노이즈를 감소하는 출력단을 구비한 집적회로 Download PDF

Info

Publication number
KR950002233A
KR950002233A KR1019940013868A KR19940013868A KR950002233A KR 950002233 A KR950002233 A KR 950002233A KR 1019940013868 A KR1019940013868 A KR 1019940013868A KR 19940013868 A KR19940013868 A KR 19940013868A KR 950002233 A KR950002233 A KR 950002233A
Authority
KR
South Korea
Prior art keywords
output
charging
transistor
coupled
current branch
Prior art date
Application number
KR1019940013868A
Other languages
English (en)
Inventor
안토니우스 람베르투스 반 리에베르로오 헨리쿠스
Original Assignee
프레데릭 얀 스미트
필립스 일렉트로닉스 엔. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 필립스 일렉트로닉스 엔. 브이. filed Critical 프레데릭 얀 스미트
Publication of KR950002233A publication Critical patent/KR950002233A/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • H03K17/164Soft switching using parallel switching arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 적어도 2개의 출력 트랜지스터 각각을 갖춘 출력단과, 제1공급 단자와 출력 사이에서 병렬로 접속된 주전류 채널 각각을 구비한 집적 회로에 관한 것이다. 제어 회로는 입력상의 입력 신호 변동에 응답하여, 적어도 2개의 출력 트랜지스터 각각의 제어 전극마다의 충전이 서로 관계해 지연을 갖으며 시작할 수 있는 기능을 제공한다. 따라서, 적어도 2개의 출력 트랜지스터에 의해 함께 전류 출력의 시간 도함수의 피크값은 제한 받는다. 충전 시작 이후에, 각각의 2개의 출력 트랜지스터중 적어도 하나의 제어 전극의 충전속도는 감소한다. 따라서, 적어도 2개의 출력 트랜지스터중 적어도 하나에 의해 출력에 제공되는 전류의 시간 도함수의 피크값도 감소하게 된다.

Description

노이즈를 감소하는 출력단을 구비한 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 집적 회로에서의 출력단의 도면, 제3도는 출력단의 실시예에 대한 도면, 제4도는 지연선의 실시예에 대한 도면.

Claims (10)

  1. 직렬인 적어도 2개의 출력 트랜지스터의 주전류 채널이 공급 단자와 출력단의 출력 사이에서 서로 병렬 접속되는 구성을 갖는 출력단과, 입력상의 입력 신호의 변화에 응답하여 직렬의 배열로 서로 지연되는 형태를 갖는 출력 트랜지스터의 제어 전극 각각을 충전하도록 구성된 제어 회로를 구비한 집적회로에 있어서, 제어 회로는 제1출력 트랜지스터의 충전 시작과 상기 제1출력 트랜지스터에 직렬로 바로 연결된 제2출력 트랜지스터의 충전 시작 사이에 출력 트랜지스터중 제1의 트랜지스터에 충전하는 속도로 스위칭백하며, 제1출력 트랜지스터와 제2출력 트랜지스터 사이에 도달하여 출력을 통과하는 전류의 최대시간 도함수가 되도록 스위칭백 없이도 작아지도록 하는 스위치 수단을 구비하는 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 스위칭 수단은 2개의 연속되는 출력 트랜지스터의 충전시작 사이 시간마다 스위칭백하며, 상기 2개의 출력 트랜지스터중 이미 시작된 하나의 트랜지스터의 충전 속도로 스위칭백 하도록 구성되는 것을 특징으로 하는 집적회로.
  3. 제1항 또는 제2항에 있어서, 제어 회로는 또다른 공급 단자와 제1출력 트랜지스터 사이에서 서로 병렬로 결합된 적어도 2개의 브랜치를 구비하고, 제1출력 트랜지스터에서 동시에 충전을 시작하자 마자 적어도 2개의 전류 브랜치를 활성화하고 스위칭백시에는 전류 브랜치의 일부분을 비활성화 하도록 구성된 것을 특징으로 하는 집적회로.
  4. 제3항에 있어서, 제어 회로의 입력은 지연수단의 입력에 결합되고, 상기 지연수단의 탭은 동시에 전류 브랜치를 활성화하고 지연시간후에는 전류 브랜치의 일부분을 비활성화 하게 제어할 목적으로 전류 브랜치와 결합되는 것을 특징으로 하는 집적회로.
  5. 제4항에 있어서, 지연수단은 또다른 지연에 의해서 충전을 시작하기 위해 제2트랜지스터에서 제어를 목적으로 충전 회로와 결합된 또다른 탭을 구비하는 것을 특징으로 하는 집적회로.
  6. 제3항에 있어서, 전류 브래치중 제1의 브랜치는 제1충전 트랜지스터의 주전류 채널을 포함하고, 전류 브랜치중 제2의 브랜치는 제2및 제3충전 트랜지스터의 직렬 접속된 주전류 채널과, 전류 브랜치를 활성화 하기 위해 제1 및 제2충전 트랜지스터이 제어 전극 각각에 결합된 탭중 제1의 탭과, 지연시간 후에 제2전류 브랜치를 비활성화 하기 위해 제3충전 트랜지스터의 제어 전극에 결합된 탭중 제2의 탭을 포함하는 것을 특징으로 하는 집적회로.
  7. 제3항 또는 4항에 있어서, 출력은 출력 트랜지스터중 적어도 하나의 제어 전극에 결합된 전류 브랜치중 적어도 하나의 제어 입력에 역결합되고, 상기 출력 트랜지스터 제어 전극의 충전은 출력과 공급 단자사이의 전압차가 소정의 임계값 보다 작을 때 전류 브랜치를 비활성화 하기 위해 직렬로된 최종 하나에 따라 시작되는 것을 특징으로 하는 집적회로.
  8. 제1항 내지 7항중 어느 한 항에 있어서, 제어 전극은 충전이 최초로 시작되는 출력 트랜지스터중 하나의 W/L비율은 제어 전극의 충전이 이후에 시작되는 또다른 출력 트랜지스터의 W/L 비율보다 작은 것을 특징으로 하는 집적회로.
  9. 제1항 내지 8항중 어느 한 항에 있어서, 제어 회로는 공급 단자와 출력 트랜지스터의 각각의 제어 전극 사이에 접속되는 방전 스위치를 구비하고, 상기 제어 회로는 충전을 끝내고 입력 신호의 변동에 대응 하는 또다른 변동에 응답하여 함께 방전 스위치를 접속하도록 구성된 것을 특징으로 하는 집적회로.
  10. 집적회로에 있어서, 출력 트랜지스터와, 공급 단자와 출력사이에 접속된 주전류 채널과, 지연수단에 결합된 회로의 입력과, 동시에 전류 브랜치를 활성화하고 지연시간 후에는 전류 브랜치의 일부분을 비활성화 하도록 제어하기 위해 각각의 전류 브랜치에 결합된 상호 지연된 출력 신호에서의 탭과, 제2공급 단자와 출력 트랜지스터의 제어 전극 사이에서 서로 병렬로 결합된 전류 브랜치를 구비하는 것을 특징으로 하는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940013868A 1993-06-22 1994-06-20 노이즈를 감소하는 출력단을 구비한 집적회로 KR950002233A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP93201794.0 1993-06-22
EP93201794 1993-06-22

Publications (1)

Publication Number Publication Date
KR950002233A true KR950002233A (ko) 1995-01-04

Family

ID=8213913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013868A KR950002233A (ko) 1993-06-22 1994-06-20 노이즈를 감소하는 출력단을 구비한 집적회로

Country Status (5)

Country Link
US (1) US5483177A (ko)
JP (1) JP3464278B2 (ko)
KR (1) KR950002233A (ko)
DE (1) DE69407352T2 (ko)
SG (1) SG48294A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020041880A (ko) * 2000-11-29 2002-06-05 이을규 불산 사용 대체를 위한 유리의 세정식각 조성물 및처리방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783183B2 (ja) * 1995-03-09 1998-08-06 日本電気株式会社 出力回路
US5635851A (en) * 1996-02-02 1997-06-03 Xilinx, Inc. Read and writable data bus particularly for programmable logic devices
US5986489A (en) * 1996-04-03 1999-11-16 Cypress Semiconductor Corp. Slew rate control circuit for an integrated circuit
US6118324A (en) * 1997-06-30 2000-09-12 Xilinx, Inc. Output driver with reduced ground bounce
FR2769151B1 (fr) * 1997-09-29 2000-01-14 Sgs Thomson Microelectronics Reduction du bruit de commutation en sortie d'un circuit numerique
US6163174A (en) * 1998-05-26 2000-12-19 The University Of Rochester Digital buffer circuits
US6242942B1 (en) 1998-11-13 2001-06-05 Integrated Device Technology, Inc. Integrated circuit output buffers having feedback switches therein for reducing simultaneous switching noise and improving impedance matching characteristics
US6356102B1 (en) 1998-11-13 2002-03-12 Integrated Device Technology, Inc. Integrated circuit output buffers having control circuits therein that utilize output signal feedback to control pull-up and pull-down time intervals
US6091260A (en) * 1998-11-13 2000-07-18 Integrated Device Technology, Inc. Integrated circuit output buffers having low propagation delay and improved noise characteristics
DE10355509A1 (de) * 2003-11-27 2005-07-07 Infineon Technologies Ag Schaltung und Verfahren zum verzögerten Einschalten einer elektrischen Last
US7557618B1 (en) * 2006-09-25 2009-07-07 Wik Thomas R Conditioning logic technology
WO2010038107A1 (en) * 2008-09-30 2010-04-08 Freescale Semiconductor, Inc. Bus driver for avoiding an overvoltage
FR2979172B1 (fr) * 2011-08-17 2013-09-06 St Microelectronics Sa Procede et dispositif de controle de l'alimentation d'un circuit integre.

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214522A (ja) * 1985-07-12 1987-01-23 Nec Corp 論理回路
JPS6461117A (en) * 1987-09-01 1989-03-08 Oki Electric Ind Co Ltd Semiconductor output circuit
JPH04150109A (ja) * 1990-10-08 1992-05-22 Sharp Corp 半導体装置の出力回路
JPH04180310A (ja) * 1990-11-14 1992-06-26 Mitsubishi Electric Corp 出力回路
US5192881A (en) * 1991-06-28 1993-03-09 Vlsi Technology, Inc. Circuit which reduces noise caused by high current outputs

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2184622B (en) * 1985-12-23 1989-10-18 Philips Nv Outputbuffer and control circuit providing limited current rate at the output
NL8601558A (nl) * 1986-06-17 1988-01-18 Philips Nv Geintegreerde logische schakeling voorzien van een uitgangsschakeling voor het opwekken van een in de tijd begrensd toenemende uitgangsstroom.
US4959561A (en) * 1989-01-04 1990-09-25 Motorola, Inc. MOS output buffer with reduced supply line disturbance
US5231311A (en) * 1989-02-28 1993-07-27 Vlsi Technology, Inc. Digital output buffer and method with slew rate control and reduced crowbar current
US5013940A (en) * 1989-11-03 1991-05-07 Cypress Semiconductor Corporation Multi stage slew control for an IC output circuit
US5124579A (en) * 1990-12-31 1992-06-23 Kianoosh Naghshineh Cmos output buffer circuit with improved ground bounce
JP2567153B2 (ja) * 1991-01-14 1996-12-25 株式会社東芝 Cmos出力バッファ回路
US5220208A (en) * 1991-04-29 1993-06-15 Texas Instruments Incorporated Circuitry and method for controlling current in an electronic circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214522A (ja) * 1985-07-12 1987-01-23 Nec Corp 論理回路
JPS6461117A (en) * 1987-09-01 1989-03-08 Oki Electric Ind Co Ltd Semiconductor output circuit
JPH04150109A (ja) * 1990-10-08 1992-05-22 Sharp Corp 半導体装置の出力回路
JPH04180310A (ja) * 1990-11-14 1992-06-26 Mitsubishi Electric Corp 出力回路
US5192881A (en) * 1991-06-28 1993-03-09 Vlsi Technology, Inc. Circuit which reduces noise caused by high current outputs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020041880A (ko) * 2000-11-29 2002-06-05 이을규 불산 사용 대체를 위한 유리의 세정식각 조성물 및처리방법

Also Published As

Publication number Publication date
US5483177A (en) 1996-01-09
JPH0738401A (ja) 1995-02-07
DE69407352T2 (de) 1998-06-04
SG48294A1 (en) 1998-04-17
JP3464278B2 (ja) 2003-11-05
DE69407352D1 (de) 1998-01-29

Similar Documents

Publication Publication Date Title
KR860001485B1 (ko) 애널로그스위치회로
US4459498A (en) Switch with series-connected MOS-FETs
KR950002233A (ko) 노이즈를 감소하는 출력단을 구비한 집적회로
KR960704386A (ko) 효율이 개선된 전원 및 이 전원을 갖춘 송신기(Power supply with improved efficiency, transmitter comprising such a power supply
KR900015423A (ko) 스위치 모드 전환회로
KR880012094A (ko) 전원 공급 장치
US5565795A (en) Level converting circuit for reducing an on-quiescence current
KR0132781B1 (ko) 최소한 하나의 푸쉬-풀 단을 갖는 집적회로
WO2000067379A3 (de) Verfahren und vorrichtung zur open-load-diagnose einer schaltstufe
KR930022417A (ko) 단락 보호 회로
TW359890B (en) Driving circuit
KR890005992A (ko) 상보신호 출력회로
KR910019342A (ko) 기준전압과 상응한 출력신호를 공급하는 버퍼회로
GB2158314A (en) Switching semiconductor devices
US4717845A (en) TTL compatible CMOS input circuit
US7479744B2 (en) Power dimmer
US4323789A (en) Sequencer for power supply voltages
US7151402B2 (en) Triac control circuit
KR890005978A (ko) 순차동작 차동 전류 증폭기
TW200513036A (en) Delay stage insensitive to operating voltage and delay circuit including the same
KR900015424A (ko) 스위치 모드 전원회로
JP3426337B2 (ja) 零バイアス電流ローサイドドライバーコントロール回路
US4764692A (en) MOS power device usable both as an N-channel MOS transistor and as a P-channel MOS transistor
KR950028313A (ko) 동상신호 출력회로, 역상신호 출력회로 및 2상신호 출력회로
US3943385A (en) Time switch circuit having a switch-back time delay

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application