KR950001440B1 - 수평발진 주파수 제어회로 - Google Patents

수평발진 주파수 제어회로 Download PDF

Info

Publication number
KR950001440B1
KR950001440B1 KR1019910019097A KR910019097A KR950001440B1 KR 950001440 B1 KR950001440 B1 KR 950001440B1 KR 1019910019097 A KR1019910019097 A KR 1019910019097A KR 910019097 A KR910019097 A KR 910019097A KR 950001440 B1 KR950001440 B1 KR 950001440B1
Authority
KR
South Korea
Prior art keywords
frequency
horizontal
control data
circuit
input
Prior art date
Application number
KR1019910019097A
Other languages
English (en)
Other versions
KR920013931A (ko
Inventor
히데끼 다니소에
Original Assignee
미쯔비시덴끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시덴끼 가부시끼가이샤, 시기 모리야 filed Critical 미쯔비시덴끼 가부시끼가이샤
Publication of KR920013931A publication Critical patent/KR920013931A/ko
Application granted granted Critical
Publication of KR950001440B1 publication Critical patent/KR950001440B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)
  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용없음.

Description

수평발진 주파수 제어회로
제1도는 본 발명의 1실시예에 의한 수평발진 주파수 제어회로를 도시한 회로도.
제2도는 제1도의 회로 동작을 설명하기 위한 흐름도.
제3도는 입력수평주파수 Fim에서 발진 주파수 제어데이타 DATA를 연산하는 요령을 도시한 설명도.
제4도는 종래의 수평발진주파수 제어회로를 도시한 회로도.
제5도는 제4도의 회로 동작을 설명하기 위한 흐름도.
제6도는 수평동기신호 HS의 카운트수 Fh와 발진수파수 제어데이타 DA의 대응관계를 도시한 테이블도.
제7도는 입력수평 주파수 Fi와 출력수평발진 주파수 Fo의 관계를 도시한 특성도.
제8도는 제4도의 연산증폭회로의 입출력 전압의 관계를 도시한 특성도.
* 도면의 주요부분에 대한 부호의 설명
11 : 마이크로 컴퓨터 13 : EEPROM
15 : 조작 스위치 17 : 아날로그 스위치
HS : 수평동기신호 HOC : 수평발진회로
FBP : 플라이 백 펄스
본 발명은 디스플레이장치에서 그 수평입력동기신호의 주파수에 추종시켜서 수평발진회로의 발진주파수를 제어하는 수평발진주파수 제어회로에 관한 것이다.
제4도는 디스플레이 모니터에 사용되는 종래의 수평발진 주파수 제어회로를 도시한 회로도이다. 도면에서 (1)은 카운터, 타이머, ROM, RAM등을 내장한 원칩 마이크로 컴퓨터, (2)는 마이크로 컴퓨터(1)의 출력단자 DA1, DA2, DA3에 각각 입력단자 CLK, DATA, LOAD가 접속된 D/A컨버터IC, (3)은 저항(4)를 거쳐서 그 반전 입력단자가 D/A 컨버터IC(2)의 출력단자 OUT에 접속된 제1의 연산증폭기(이하, OP앰프라 한다), (5)는 제1의 OP앰프(3)의 반전입력단자와 출력단자 사이에 접속된 저항이다. 그리고, 제1의 OP앰프(3)의 반전입력단자는 가변저항(6)을 거쳐거 전원 Vcc에 접속되고, 비반전 입력단자는 기준전원 Vref에 접속되어 있다.
(7)은 저항(8)을 거쳐서 그 반전입력단자가 제1의 OP앰프(3)의 출력단자에 접속된 제2의 OP앰프, (9)는 제2의 OP앰프(7)의 반전 입력단자와 출력단자사이에 접속된 가변저항이다. 그리고, 제2의 OP앰프(7)의 출력단자는 수평발진회로 HOC에 접속되어 있다.
또, 마이크로 컴퓨터(1)의 입력단자 H 및 V에는 각각 수평동기신호 HS 및 수직동기신호 VS가 입력되고, 수평동기신호 HS는 스위치(10)을 거쳐서 수평동기회로 HSC로 입력된다.
다음에 마이크로 컴퓨터(1)에 프로그램된 동작을 제5도의 흐름도에 따라 설명한다. 전원 ON에서 마이크로 컴퓨터(1)의 프로그램이 기동되면, 먼저 입력단자 H로 입력되는 수평동기신호 HS가 입력단자 V로 입력되는 수직동기신호 VS의 뒤가장자리에 일정기간 카운트된다(스텝 S1). 제6도는 이 카운트수 Fh와 발진 주파수 제어데이타 DA의 대응관계를 도시한 테이블도면으로서, 이 테이블의 데이타가 마이크로 컴퓨터(1)에 내장된 ROM에 기억되어 있다. 그리고 스텝 2에서 상기 카운트수가 제어데이타로 변화되어 출력단자 DA1, DA2, DA3에서 D/A컨버터 IC(2)로 송출된다(스텝 S3). 또, 이 신호는 D/A컨버터 IC(2)에서 아날로그신호로 변환되고, 제1의 OP앰프(3) 및 제2의 OP앰프(7)을 거쳐서 수평발진회로 HOC에 가해져 발진자주주파수가 입력수평동기신호 HS의 주파수에 추종해서 제어되게 된다.
그런데 이 입력되는 수평주파수 Fi와 출력되는 수평발진주파수 F0는 이상적으로 제2도의 실선으로 나타낸 관계로 된다. 여기서 Fimax는 수평동기신호 HS의 주파수범위의 최고값, Fimin은 그 최저값으로, Fomax=Fimax, Fomin=Fimin으로 되도록 제어된다.
그러나 각각의 제품에서는 그 발진회로 정수등의 불안정에 의해 제7도의 점선으로 나타낸 바와 같이 약간의 어긋남이 발생한다.
따라서 상기 설명한 통상동작의 경우와는 별도로 상기 어긋남을 수정하기 위한 조정동작을 실행할 필요가 있다. 이하 이 조정동작의 요령에 대해서 설명한다.
이 수정은 제4도의 가변저항(6)및 가변저항(9)를 사용해서 실행한다. 제8도는 제1의 OP앰프(3) 및 제2의 OP앰프(7)의 회로의 입력, 출력 특성도로서, 도면중 Vi는 입력전압, V0는 출력전압이다.
조정동작을 실행하는 경우, 먼저 스위치(10)을 개방해서 수평동기신호 HS가 수평동기회로 HSC로 송출되지 않게 둔다. 다음에 최저주파수 Fimin의 수평동기신호 HS를 마이크로 컴퓨터(1)에 가하고, 이때의 수평발진주파수 Fomin이 Fimin과 같게되도록 가변저항(6)를 조작하여 제8도에 도시한 특성을 수정한다.
마찬가지로 해서 최고주파수 Fimax의 수평동기신호 HS를 마이크로 컴퓨터(1)로 가하고, 이때의 수평발진파수 Fimax와 같게 되도록 가변저함(9)를 조작하여 제8도에 도시한 특성을 수정한다.
이상의 조작을 수회 반복하는 것에 의해 바라는 수평발진주파수 특성이 얻어지게 된다.
종래의 수평발진주파수 제어회로는 이상과 같이 구성되어 있으므로 회로정수등의 불안정을 수정하기 위해 OP앰프의 회로가 필요하게되고, 게다가 그 조정동작을 장치외부에서 실행할 필요가 있어서 장치가 복잡하고 조정동작도 번잡하게 된다는 문제점이 있었다.
본 발명의 목적은 이상과 같은 문제점을 해소하기 위해 이루어진 것으로, 간편한 기구로 게다가 장치내에서 자동적으로 조정동작이 실행되는 수평발진 주파수 제어회로를 얻는 것이다.
본 발명에 관한 수평발진 주파수 제어회는 입력신호를 소정의 기간 카운트해서 상기 입력신호의 주파수를 검출하는 주파수 검출수단, 이 주파수 검출수단에 대하여 통상동작시에는 수평동기신호를 송출하고, 조정동작에는 수평발진회로에 의해 구동되는 수평편향회로의 플라이 백 펄스를 송출하도록 상기 주파수 검출수단으로의 입력신호를 전환하는 입력전환수단, 상기 수평 동기신호의 주파수 범위의 최고 및 최저의 주파수에 대응하는 발진주파수 제어데이타를 기억하는 제어데이타 기억수단, 상기 통상 동작시 상기 주파수 검출수단의 출력과 상기 제어데이타 기억수단에 기억된 데이타에서 입력 수평동기신호의 주파수에 대응하는 발진주파수 제어데이타를 연산해서 상기 수평발진회로로로 송출하는 제어데이타연산수단 및 상기 조정동작시 상기 최고 및 최저주파수에 대응하는 발진주파수 제어데이타를 상기 수평발진회로로 송출한 경우의 상기 주파수 검출수단의 출력과 상기 최고 및 최저 주파수를 각각 비교하고, 각 차가 각각 소정값 이하로 되도록 상기 각 발진주파수 제어데이타를 수정하여 상기 제어데이타 기억 수단에 기억되 발진주파수 제어데이타를 상기 수정값으로 리라이트하는 제어데이타 수정수단을 마련한 것이다.
통상동작시에는 주파수검출수단에서 검출한 입력수평동기신호의 주파수와 제어데이타 기억수단에서 리드한 발진주파수 제어데이타에서 예를 들면 보간법으로 상기 입력수평동기신호에 대응하는 발진주파수 제어데이타를 연산하고, 그 출력을 수평발진회로로 송출한다.
조정동작시에는 최고 및 최저주파수에 대응하는 발진주파수 제어데이타를 수평발진회로로 송출한 경우의 수평편향회로의 출력인 플라이 백 펄스의 주파수를 검출하고, 양 레벨에서의 입력, 출력주파수의 차가 소정값이하로 되도록 양레벨에서의 발진주파수 제어데이타를 수정연산하여 제어데이타 기억수단의 기억내용을 이 수정값으로 리라이트한다.
따라서 조정종료후의 통상동작시에는 그 출력주파수는 충분한 정밀도로 입력주파수와 일치하게 된다.
이하 본 발명의 구성을 실시예와 함께 설명한다.
제1도는 본 발명의 1실시예에 의한 수평발진 주파수 제어회로를 도시한 회로도이다. 도면에서, (11)은 마이크로 컴퓨터로서, 종래의 마이크로 컴퓨터(1)에 해당하는 것이지만, 후술하는 각 기능이 부가되고, 그것에 따라서 입력단자등도 추가되어 있다. (12)는 D/A컨버터 IC로서, 종래의 D/A컨버터IC(2)에 해당하는 것이다. (13)은 마이크로 컴퓨터(11)의 입력단자 M1,M2,M3에 접속된 제어데이타 기억수단으로서의 리라이트 가능한 불휘발성 메모리(EEPROM), (14)는 수평발진회로 HOC에 의해 구동되는 수평편향회로에 의해서 출력되는 플라이 백 펄스 FBP의 신호를 파형정형하는 파형정형회로, (15)는 통상동작과 조정동작의 동작형태를 전환하기 위한 조작스위치로서, 그 한쪽끝은 접지되고, 다른쪽은 풀업저항(16) 및 마이크로 컴퓨터(11)의 입력단자 S에 접속되어 있다.
(17)은 마이크로 컴퓨터(11)의 입력단자 H로의 입력신호의 전환을 실행하는 입력전환수단으로서의 아날로그 스위치로서, 그 입력단자의 한쪽 A에는 수평동기신호 HS가, 그 다른쪽 B에는 파형정형회로(14)을 거친 플라이 백 펄스 FBP의 신호가 입력된다. 또, 그 출력단자 C는 마이크로 컴퓨터(11)의 입력단자 H에 접속되어 있다. 또 아날로그 스위치(17)은 마이크로 컴퓨터(11)의 출력단자 T1에서의 신호를 단자 D로 받아서 동작한다.
(18)은 마이크로 컴퓨터(11)의 출력단자 T2에서의 신호를 단자 G로 받아서 동작하는 아날로그 스위치로서, 그 입력단자 E에는 수평동기신호 HS가 송출되고, 그 출력단자 F는 수평동기회로 HSC에 접속되어 있다.
또한, 수직동기신호 VS는 종래와 마찬가지로 마이크로 컴퓨터(11)의 입력단자 V로 송출된다.
다음에 그 동작을 제2도에 도시한 흐름도에 따라서 설명한다. 먼저, 통상동작에 대해서 설명하지만, 이 경우 조작스위치(15)는 OFF로 되어 있다. 전원 ON에서 마이크로 컴퓨터(11)의 프로그램이 기동하면, 최초에 EEPROM(13)에 기억되어 있는 발진주파수 제어기준 데이타(이하 제어기준 데이타라 한다)Refmax와 Refmin을 리드한다(스텝 S4).
여기서 Refmax와 Refmin은 입력되는 수평동기신호 HS의 주파수범위의 각각 최고값 Fimax및 최저값 Fimin에 대응해서 출력하는 제어데이타이다.
다음에 스텝 S5에서 조작스위치(15)가 ON인가 아닌가를 입력단자 S의 전위로 판별하지만, 여기서는 조작스위치(15)가 OFF이므로 스텝 S6으로 진행해서 마이크로 컴퓨터(11)내의 제어데이타 연산수단이 동작하고, 마이크로 컴퓨터(11)의 출력단자 T1 및 T2에서의 명령에 의해 아날로그 스위치(17)은 입력단자 A를 선택하고, 아날로그 스위치(18)은 ON으로 된다. 이것에 의해 수평동기신호 HS가 입력단자 H로 송출되고, 수평동기신호 HS가 수직동기신호 VS의 뒤가장자리에서 일정기간 카운트되어 입력주파수 Fin이 구해진다(스텝 S7).
다음에 상기 입력주파수 Fin과 EEPROM(13)에 기억되어 있는 데이타 즉 최고 및 최저주파수 Fimax, Fimin과 각각에 대응하는 제어기준데이타 Refmax, Refmin에서 제어데이타 DATA를 구한다(스텝 S8).이것은 제3도에 도시한 바와 같이 소위 보간법에 구하여, 이 연산출력을 D/A컨버터IC(12)로 송출하고(스텝 S9), D/A컨버터IC(12)에서의 출력은 또 수평발진회로 HOC로 송출되고, 이하 스텝 S4~S9의 동작을 반복해서 입력주파수의 추종제어가 이루어진다.
다음에 조정동작에 대해서 설명한다. 이 경우 조작스위치(15)는 ON으로 되어 있고, 스텝 S5에서 스텝 S10으로 진행하여 마이크로 컴퓨터(11)내의 제어데이타수정수단이 동작한다. 즉 마이크로 컴퓨터(11)의 입력단자 S가 영레벨로 떨어지는 것에 의해 아날로그 스위치(17)이 동작해서 그 입력단자를 A에서 B로 전환하며, 동시에 아날로그 스위치(18)은 OFF로 된다(스텝 S10). 그리고, 먼저 제어기준데이타 Refmin이 D/A컨버터IC(12)로 송출되고(스텝 S11), 이것에 의해 출력된 플라이 백 펄스 FBP의 주파수 Ffbp가 내부시스템클럭을 기준으로 카운트된다(스텝 S12).
다음에 Ffbp와 Fimin+F(단,F는 미리 정해진 플러스 오차허용량)가 비교되고(스텝 S13), 전자가 큰 경우는 스텝 S14로 진행하여 Refmin을 일정량 감소시켜 스텝 S11로 되돌아 간다. 전자가 작은(또는 후자와 같은)경우는 스텝 S15로 진행하여 Ffbp는 Fimin와F가 비교된다.
여기서 전자가 적은 경우는 스텝 S16으로 진행하여 Refmin을 일정량 증가시켜 스텝 S11로 되돌아 간다.이상의 증감동작을 반복하는 것에 의해 곧 Ffbp는 Fimin±F의 범위로 수속되어, 스텝 S15는 "NO"의 흐름으로 되어서 최저주파수에서의 조정동작이 종료되어서 최고주파수에서의 조정동작으로 이행하고, 그때까지의 Refmin 대신에 Refmax가 D/A컨버터IC(12)로 송출된다(스텝 S17).
이것에 의해서 출력된 플라이 백 펄스 FBP의 주파수 Ffbp가 카운트되고(스텝 S18), 다음에 Ffbp와 Fimax±F가 비교된다(스텝 S19). 여기서 전자가 큰 경우는 스텝 S20으로 진행하여 Refmax를 일정량 감소시켜 스텝 S17로 되돌아간다. 전자가 작은(또는 후자와 같은)경우는 스텝 S21로 진행하여 Ffbp와 Fimax±F가 비교된다.
여기서 전자가 작은 경우는 스텝 S22로 지행하여 Refmax를 일정량 증가시켜 스텝 S17로 되돌아 간다. 이상의 증감동작을 반복하는 것에 의해 곧 Ffbp는 Fimax±F의 범위로 수속되고, 스텝 S21은 "NO"의 흐름으로 되어서 스텝 S23으로 진행하고, 이상의 동작에서 구해진 수정후의 제어기준데이타 Refmin 및 Refmax의 값이 EEPROM(13)으로 라이트되어서 각각 초기값과 치환된다.
이상과 같이 회로정수등의 불안정에 의한 입출력주파수의 어긋남을 해소하기 위한 조정동작을 실행하는 경우, 이 실시예에서는 조작스위치(15)를 ON으로 하는 것만으로 다음은 모두 회로 내부에서 자동적으로 동작하고, 외부에서의 조정이 전혀 불필요하게 되어 조정작업이 매우 간편하고 높은정밀도의 조정이 실현된다.
본 발명은 이상과 같이 구성되어 있으므로 회로정수등의 불안정에 의한 입출력주파수의 어긋남을 회로내부의 자동조정에 의해 해소할 수 있어 외부에서의 조정이 불필요하게된다는 효과가 있다.

Claims (1)

  1. 디스플레이장치의 입력되는 수평동기신호의 주파수에 추종시켜서 수평발진회로의 발진주파수를 제어하는 수평발진주파수제어회로에 있어서, 입력신호를 소정의 기간 카운트해서 상기 입력신호의 주파수를 검출하는 주파수검출수단, 이 주파수검출수단에 대하여 통상동작시에는 상기 수평동기신호를 송출하고, 조정동작시에는 상기 수평발진회로에 의해 구동되는 수평편향회로의 플라이 백 펄스를 송출하도록 상기 주파수 검출수단으로의 입력신호를 전환하는 입력전환수단, 상기 수평동기신호의 주파수범위의 최고 및 최저주파수에 대응하는 발진주파수 제어데이타를 기억하는 제어데이타 기억수단, 상기 통상동작시 상기 주파수 검출수단의 출력과 상기 제어데이타 기억수단에 기억된 데이타에서 입력수평동기신호의 주파수에 대응하는 발진주파수 제어데이타를 연산해서 상기 수평발진회로로 송출하는 제어데이타 연산수단 및 상기 조정동작시 상기 최고 및 최저주파수에 대응하는 발진주파수 제어데이타를 상기 수평발진회로로 송출한 경우의 상기 주파수검출수단의 출력과 상기 최고 및 최저주파수를 각각 비교하고, 각차가 각각 소정값이하로 되도록 상기 각 발진주파수 제어데이타를 수정하여 상기 제어데이타 기억수단에 기억된 발진주파수 제어데이타를 상기 수정값으로 리라이트하는 제어데이타 수정수단을 구비한 수평발진주파수 제어회로.
KR1019910019097A 1990-12-27 1991-10-30 수평발진 주파수 제어회로 KR950001440B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2408172A JP2551239B2 (ja) 1990-12-27 1990-12-27 水平発振周波数制御回路
JP90-408172 1990-12-27

Publications (2)

Publication Number Publication Date
KR920013931A KR920013931A (ko) 1992-07-30
KR950001440B1 true KR950001440B1 (ko) 1995-02-24

Family

ID=18517664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019097A KR950001440B1 (ko) 1990-12-27 1991-10-30 수평발진 주파수 제어회로

Country Status (5)

Country Link
US (1) US5138283A (ko)
EP (1) EP0492476B1 (ko)
JP (1) JP2551239B2 (ko)
KR (1) KR950001440B1 (ko)
DE (1) DE69114824T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3260407B2 (ja) * 1992-01-16 2002-02-25 エヌイーシー三菱電機ビジュアルシステムズ株式会社 水平発振制御回路
JPH0635409A (ja) * 1992-07-21 1994-02-10 Sony Corp マルチスキャン用水平発振周波数制御装置
GB2279190A (en) * 1993-06-15 1994-12-21 Ibm Synchronisation apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5930333B2 (ja) * 1976-09-03 1984-07-26 ソニー株式会社 周波数制御回路
US4468698A (en) * 1982-07-21 1984-08-28 General Electric Company Line-locked digital fluorography system
US4660080A (en) * 1985-12-24 1987-04-21 Rca Corporation Synchronization circuit responsive to time-multiplexed signals
JP2569503B2 (ja) * 1986-10-22 1997-01-08 ソニー株式会社 水平発振周波数調整システム
US4775890A (en) * 1987-06-11 1988-10-04 Rca Licensing Corporation Phase detector
EP0309610B1 (de) * 1987-10-02 1993-01-07 Deutsche ITT Industries GmbH Digitale Erzeugung von Vertikalsynchron- und Halbbild-Identifikationssignalen
JPH01208079A (ja) * 1988-02-16 1989-08-22 Victor Co Of Japan Ltd 水平偏向回路
US4884040A (en) * 1988-09-26 1989-11-28 Rca Licensing Corporation Sampled data phase locking system
JPH0727356B2 (ja) * 1988-12-09 1995-03-29 三菱電機株式会社 オートトラッキング回路

Also Published As

Publication number Publication date
JPH04225394A (ja) 1992-08-14
JP2551239B2 (ja) 1996-11-06
EP0492476B1 (en) 1995-11-22
DE69114824T2 (de) 1996-05-02
EP0492476A3 (en) 1992-11-25
US5138283A (en) 1992-08-11
EP0492476A2 (en) 1992-07-01
KR920013931A (ko) 1992-07-30
DE69114824D1 (de) 1996-01-04

Similar Documents

Publication Publication Date Title
US4101838A (en) Clock pulse generating apparatus
US4290029A (en) Digital phase control circuit including an auxiliary circuit
US5525939A (en) Recirculating delay line digital pulse generator having high control proportionality
US5525936A (en) Temperature-compensated oscillator circuit
US4297657A (en) Closed loop temperature compensated frequency reference
US5414862A (en) Apparatus for controlling a power source
US6084441A (en) Apparatus for and method of processing data
US4107623A (en) Parallel analog and digital control loops for phase locking precision oscillator to reference oscillator
US4542533A (en) Tuning system with automatic frequency control
JPS6339127B2 (ko)
KR950001440B1 (ko) 수평발진 주파수 제어회로
US4300224A (en) Electronic timepiece
JP3069880B2 (ja) Tdma送信機の送信電力自動制御装置
JPH0748629B2 (ja) 出力信号合成装置
JPH07162280A (ja) 近接スイッチ
JPS625367B2 (ko)
JP2780613B2 (ja) 圧電振動子の周波数調整方法
JP2641792B2 (ja) 高精度ディレイ回路
JP3020533B2 (ja) 水晶発振器の周波数調整装置
JPH0124980Y2 (ko)
JPH0786888A (ja) 遅延時間制御回路
JPH04309878A (ja) 受信装置
JPH0357715B2 (ko)
JPS6226436B2 (ko)
JPS61189011A (ja) 受信機のafc回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020214

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee