JPH04309878A - 受信装置 - Google Patents
受信装置Info
- Publication number
- JPH04309878A JPH04309878A JP3101931A JP10193191A JPH04309878A JP H04309878 A JPH04309878 A JP H04309878A JP 3101931 A JP3101931 A JP 3101931A JP 10193191 A JP10193191 A JP 10193191A JP H04309878 A JPH04309878 A JP H04309878A
- Authority
- JP
- Japan
- Prior art keywords
- receiver
- amplitude
- circuit
- information
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は受信装置に関し、特に
同時に入力する２つの高周波信号の振幅比を正確に測定
できる装置に関するものである。
同時に入力する２つの高周波信号の振幅比を正確に測定
できる装置に関するものである。
【０００２】
【従来の技術】図４は例えば特開昭５７−１０６８７５
号公報に示された従来のこの種の受信装置を示すもので
あり、図において、１ａ，１ｂは信号の入力端、４ａ，
４ｂは同一仕様に基づく受信機であり、それぞれ入力信
号に対応した振幅情報を出力する。１５は比較器であり
、受信機４ａからの振幅情報と受信機４ｂからの振幅情
報とを比較し、その振幅比を出力する。７ａ，７ｂは記
憶回路であり、比較器１５からの振幅比情報を記憶する
。１４ａ，１４ｂは第１切替器、１６は第２切替器であ
り、それぞれ回路の切替えを行う。９は較正器であり、
記憶回路７ａからの記憶情報を記憶回路７ｂからの記憶
情報でもって較正する。８はゲート回路であり、指定さ
れたタイミングで記憶回路７ａ，７ｂが記憶している記
憶情報を較正器９へ送る。１１は出力端であり、入力端
１ａ，１ｂに入力した信号の正確な比較比を出力する。 １７は周波数記憶器であり、受信機４ａ，４ｂが受信し
た同一周波数の入力信号の周波数情報を記憶する。 １８は発振器であり、周波数記憶器１７が記憶した周波
数情報を受けてその周波数と同一の周波数の信号を発生
する。１９は電力分配器であり、発振器１８からの信号
を等分する。
号公報に示された従来のこの種の受信装置を示すもので
あり、図において、１ａ，１ｂは信号の入力端、４ａ，
４ｂは同一仕様に基づく受信機であり、それぞれ入力信
号に対応した振幅情報を出力する。１５は比較器であり
、受信機４ａからの振幅情報と受信機４ｂからの振幅情
報とを比較し、その振幅比を出力する。７ａ，７ｂは記
憶回路であり、比較器１５からの振幅比情報を記憶する
。１４ａ，１４ｂは第１切替器、１６は第２切替器であ
り、それぞれ回路の切替えを行う。９は較正器であり、
記憶回路７ａからの記憶情報を記憶回路７ｂからの記憶
情報でもって較正する。８はゲート回路であり、指定さ
れたタイミングで記憶回路７ａ，７ｂが記憶している記
憶情報を較正器９へ送る。１１は出力端であり、入力端
１ａ，１ｂに入力した信号の正確な比較比を出力する。 １７は周波数記憶器であり、受信機４ａ，４ｂが受信し
た同一周波数の入力信号の周波数情報を記憶する。 １８は発振器であり、周波数記憶器１７が記憶した周波
数情報を受けてその周波数と同一の周波数の信号を発生
する。１９は電力分配器であり、発振器１８からの信号
を等分する。
【０００３】次に動作について説明する。この受信装置
が初期状態、すなわち外部からの未知信号を待受ける状
態にあるとき、第１切替器１４ａ，１４ｂは入力端１ａ
，１ｂと受信機４ａ，４ｂに対応した入力端とをそれぞ
れ接続し、第２切替器１６は比較器１５の出力端と記憶
回路７ａの入力端とを接続している。従って、入力端１
ａ，１ｂに未知信号が入力すると、その信号は対応した
受信機４ａ，４ｂでそれぞれ受信され、入力信号の周波
数情報は周波数記憶器１７へ、振幅情報は比較器１５へ
それぞれ送られる。周波数記憶器１７は受信機４ａ，４
ｂからの同一の周波数情報を記憶し、それを発振器１８
へ送る。発振器１８はこの周波数情報どおりの周波数の
信号を発生し、電力分配器１９へ送る。電力分配器１９
はそれを同電力の信号に分配し、それぞれ第１切替器１
４ａ，１４ｂに送る。
が初期状態、すなわち外部からの未知信号を待受ける状
態にあるとき、第１切替器１４ａ，１４ｂは入力端１ａ
，１ｂと受信機４ａ，４ｂに対応した入力端とをそれぞ
れ接続し、第２切替器１６は比較器１５の出力端と記憶
回路７ａの入力端とを接続している。従って、入力端１
ａ，１ｂに未知信号が入力すると、その信号は対応した
受信機４ａ，４ｂでそれぞれ受信され、入力信号の周波
数情報は周波数記憶器１７へ、振幅情報は比較器１５へ
それぞれ送られる。周波数記憶器１７は受信機４ａ，４
ｂからの同一の周波数情報を記憶し、それを発振器１８
へ送る。発振器１８はこの周波数情報どおりの周波数の
信号を発生し、電力分配器１９へ送る。電力分配器１９
はそれを同電力の信号に分配し、それぞれ第１切替器１
４ａ，１４ｂに送る。
【０００４】一方、比較器１５は受信機４ａ，４ｂから
それぞれ入力信号の電力に対応した振幅情報を受け、受
信機４ａからの振幅情報と受信機４ｂからの振幅情報と
の振幅比を求めて記憶回路７ａに記憶させ、記憶を完了
すると第１切替器１４ａ，１４ｂ及び第２切替器１６に
命令を発し、回路の切替えを行う。すなわち、第１切替
器１４ａ，１４ｂは電力分配器１９の各出力端と受信機
４ａ，４ｂの各入力端とを接続し、第２切替器１６は比
較器１５の出力端と記憶回路７ｂの入力端とを接続する
。その結果、発振器１８から受信した外部入力信号と同
じ周波数でかつ同電力の信号が、受信機４ａ，４ｂに入
力することになり、受信機４ａ，４ｂは各々この信号を
受信し、それぞれ振幅情報を比較器１５に送り、比較器
１５は両者の振幅比を求め、記憶回路７ｂへと送り、こ
れを記憶させる。この振幅比の記憶を完了すると記憶回
路７ｂは、ゲート回路８に記憶回路７ａ及び記憶回路７
ｂの記憶情報を較正器９に送り込むよう命令するととも
に、第１切替器１４ａ，１４ｂ及び第２切替器１６を初
期の状態に戻すように命令する。較正器９は記憶回路７
ａの記憶情報を記憶回路７ｂの記憶情報で較正し、その
結果を出力端１１に出力する。また、第１切替器１４ａ
，１４ｂ及び第２切替器１６は初期の回路接続の状態に
戻り、次の未知の入力信号に備える。
それぞれ入力信号の電力に対応した振幅情報を受け、受
信機４ａからの振幅情報と受信機４ｂからの振幅情報と
の振幅比を求めて記憶回路７ａに記憶させ、記憶を完了
すると第１切替器１４ａ，１４ｂ及び第２切替器１６に
命令を発し、回路の切替えを行う。すなわち、第１切替
器１４ａ，１４ｂは電力分配器１９の各出力端と受信機
４ａ，４ｂの各入力端とを接続し、第２切替器１６は比
較器１５の出力端と記憶回路７ｂの入力端とを接続する
。その結果、発振器１８から受信した外部入力信号と同
じ周波数でかつ同電力の信号が、受信機４ａ，４ｂに入
力することになり、受信機４ａ，４ｂは各々この信号を
受信し、それぞれ振幅情報を比較器１５に送り、比較器
１５は両者の振幅比を求め、記憶回路７ｂへと送り、こ
れを記憶させる。この振幅比の記憶を完了すると記憶回
路７ｂは、ゲート回路８に記憶回路７ａ及び記憶回路７
ｂの記憶情報を較正器９に送り込むよう命令するととも
に、第１切替器１４ａ，１４ｂ及び第２切替器１６を初
期の状態に戻すように命令する。較正器９は記憶回路７
ａの記憶情報を記憶回路７ｂの記憶情報で較正し、その
結果を出力端１１に出力する。また、第１切替器１４ａ
，１４ｂ及び第２切替器１６は初期の回路接続の状態に
戻り、次の未知の入力信号に備える。
【０００５】
【発明が解決しようとする課題】従来の受信装置は以上
のように構成されているので、受信機の特性の差を較正
するため、較正用の信号の発振周波数を受信周波数に正
確に合わせる必要があり、このため回路が複雑、大型化
するといった問題点があった。
のように構成されているので、受信機の特性の差を較正
するため、較正用の信号の発振周波数を受信周波数に正
確に合わせる必要があり、このため回路が複雑、大型化
するといった問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、較正用の信号を用いないで受信
機の振幅特性の差を較正できるとともに、回路が簡単で
小型化され、同時に入力する２つの高周波信号の振幅比
を正確に測定できる受信装置を提供することを目的とす
る。
ためになされたもので、較正用の信号を用いないで受信
機の振幅特性の差を較正できるとともに、回路が簡単で
小型化され、同時に入力する２つの高周波信号の振幅比
を正確に測定できる受信装置を提供することを目的とす
る。
【０００７】
【問題を解決するための手段】この発明に係る受信装置
は、２つの入力信号の一方を第１の受信機で受信し、他
方を第２の受信機で受信するときは、両受信機からの出
力レベルの比、すなわち振幅比を第１の記憶回路に記憶
し、２つの入力信号の一方を第２の受信機で受信し、他
方を第１の受信機で受信するときは、両受信機からの振
幅比を第２の記憶回路に記憶するといった一連の動作を
交互に行わせ、第１の記憶回路に記憶したデータと第２
の記憶回路に記憶したデータとの比を較正器で求めるよ
うにしたものである。
は、２つの入力信号の一方を第１の受信機で受信し、他
方を第２の受信機で受信するときは、両受信機からの出
力レベルの比、すなわち振幅比を第１の記憶回路に記憶
し、２つの入力信号の一方を第２の受信機で受信し、他
方を第１の受信機で受信するときは、両受信機からの振
幅比を第２の記憶回路に記憶するといった一連の動作を
交互に行わせ、第１の記憶回路に記憶したデータと第２
の記憶回路に記憶したデータとの比を較正器で求めるよ
うにしたものである。
【０００８】
【作用】この発明における受信装置は、２台の受信機を
互いに交互に使って２つの入力信号を受信し、その振幅
比を受信機の切替タイミングに合わせ、２つの記憶回路
に一旦記憶させた後、２つの記憶回路の記憶データの比
を求めるようにしたので、２台の受信機の特性差による
振幅比の測定誤差が除去され、この入力信号の正確な振
幅比を測定できる。
互いに交互に使って２つの入力信号を受信し、その振幅
比を受信機の切替タイミングに合わせ、２つの記憶回路
に一旦記憶させた後、２つの記憶回路の記憶データの比
を求めるようにしたので、２台の受信機の特性差による
振幅比の測定誤差が除去され、この入力信号の正確な振
幅比を測定できる。
【０００９】
【実施例】以下、この発明の実施例を図について説明す
る。図１はこの発明の一実施例による受信装置を示すブ
ロック図であり、図において、１ａ，１ｂは信号の入力
端、４ａ，４ｂは同一仕様に基づく受信機であり、入力
信号に対応した振幅情報を出力する。５は振幅比較器で
あり、受信機４ａからの振幅情報と受信機４ｂからの振
幅情報とを比較し、その振幅比を出力する。７ａ，７ｂ
は記憶回路であり、振幅比較器５からの振幅比情報を記
憶する。２ａ，２ｂ，３ａ，３ｂは第１切替器を構成し
ているスイッチであり、入力端１ａ，１ｂと受信機４ａ
，４ｂとの接続を切替える。６は切替器であり、振幅比
較器５と記憶回路７ａ，７ｂとの接続を切替える。９は
較正器であり、記憶回路７ａからの記憶情報と記憶回路
７ｂからの記憶情報との比を算出する。８はゲート回路
であり、指定されたタイミングで記憶回路７ａ，７ｂの
記憶情報を較正器９へ送る。１０は制御器であり、記憶
回路７ａ，７ｂからの情報に基づき、スイッチ２ａ，２
ｂ，３ａ，３ｂ及び切替器６に回路の切替命令を送ると
ともに、ゲート回路８へ記憶回路７ａ，７ｂと較正器９
とを接続するように命令を送る。１１は出力端である。
る。図１はこの発明の一実施例による受信装置を示すブ
ロック図であり、図において、１ａ，１ｂは信号の入力
端、４ａ，４ｂは同一仕様に基づく受信機であり、入力
信号に対応した振幅情報を出力する。５は振幅比較器で
あり、受信機４ａからの振幅情報と受信機４ｂからの振
幅情報とを比較し、その振幅比を出力する。７ａ，７ｂ
は記憶回路であり、振幅比較器５からの振幅比情報を記
憶する。２ａ，２ｂ，３ａ，３ｂは第１切替器を構成し
ているスイッチであり、入力端１ａ，１ｂと受信機４ａ
，４ｂとの接続を切替える。６は切替器であり、振幅比
較器５と記憶回路７ａ，７ｂとの接続を切替える。９は
較正器であり、記憶回路７ａからの記憶情報と記憶回路
７ｂからの記憶情報との比を算出する。８はゲート回路
であり、指定されたタイミングで記憶回路７ａ，７ｂの
記憶情報を較正器９へ送る。１０は制御器であり、記憶
回路７ａ，７ｂからの情報に基づき、スイッチ２ａ，２
ｂ，３ａ，３ｂ及び切替器６に回路の切替命令を送ると
ともに、ゲート回路８へ記憶回路７ａ，７ｂと較正器９
とを接続するように命令を送る。１１は出力端である。
【００１０】次に動作について説明する。初期状態にお
いては、スイッチ２ａ，２ｂ，３ａ，３ｂは入力端１ａ
と受信機４ａとを接続し、入力端１ｂと受信機４ｂとを
接続するとともに、切替器６は振幅比較器５と記憶回路
７ａとを接続する。このとき、入力端１ａ，１ｂに入っ
た信号をそれぞれ受信機４ａ，４ｂで受信し、それぞれ
の受信情報を振幅比較器５に送り、両者の振幅の比を求
め、このデータを記憶回路７ａに記憶させる。記憶回路
７ａは、記憶が完了すると完了信号を制御器１０に送る
。この信号を受けた制御器１０は、スイッチ２ａ，２ｂ
，３ａ，３ｂ及び切替器６に回路切替命令を送り、回路
の切替えを行う。すなわちスイッチ２ａ，２ｂ，３ａ，
３ｂは入力端１ａと受信機４ｂとを接続し、入力部１ｂ
と受信機４ａとを接続するとともに、切替器６は振幅比
較器５と記憶回路７ｂとを接続する。このとき入力端１
ａ，１ｂに入った信号をそれぞれ受信機４ａ，４ｂで受
信し、それぞれの受信情報を振幅比較器５に送り、両者
の振幅の比を求め、このデータを記憶回路７ｂに記憶さ
せる。記憶回路７ｂは、記憶が完了すると完了信号を制
御器１０に送る。この信号を受けた制御器１０はゲート
回路８に記憶回路７ａ，７ｂと較正器９とを接続するよ
う命令し、記憶回路７ａ，７ｂのデータを較正器９に送
る。較正器９は両者の比を算出し、出力端１１に出力す
る。さらに、制御器１０はスイッチ２ａ，２ｂ，３ａ，
３ｂ及び切替器６に回路の切替え命令を送って初期状態
に戻し、次の入力信号に備える。
いては、スイッチ２ａ，２ｂ，３ａ，３ｂは入力端１ａ
と受信機４ａとを接続し、入力端１ｂと受信機４ｂとを
接続するとともに、切替器６は振幅比較器５と記憶回路
７ａとを接続する。このとき、入力端１ａ，１ｂに入っ
た信号をそれぞれ受信機４ａ，４ｂで受信し、それぞれ
の受信情報を振幅比較器５に送り、両者の振幅の比を求
め、このデータを記憶回路７ａに記憶させる。記憶回路
７ａは、記憶が完了すると完了信号を制御器１０に送る
。この信号を受けた制御器１０は、スイッチ２ａ，２ｂ
，３ａ，３ｂ及び切替器６に回路切替命令を送り、回路
の切替えを行う。すなわちスイッチ２ａ，２ｂ，３ａ，
３ｂは入力端１ａと受信機４ｂとを接続し、入力部１ｂ
と受信機４ａとを接続するとともに、切替器６は振幅比
較器５と記憶回路７ｂとを接続する。このとき入力端１
ａ，１ｂに入った信号をそれぞれ受信機４ａ，４ｂで受
信し、それぞれの受信情報を振幅比較器５に送り、両者
の振幅の比を求め、このデータを記憶回路７ｂに記憶さ
せる。記憶回路７ｂは、記憶が完了すると完了信号を制
御器１０に送る。この信号を受けた制御器１０はゲート
回路８に記憶回路７ａ，７ｂと較正器９とを接続するよ
う命令し、記憶回路７ａ，７ｂのデータを較正器９に送
る。較正器９は両者の比を算出し、出力端１１に出力す
る。さらに、制御器１０はスイッチ２ａ，２ｂ，３ａ，
３ｂ及び切替器６に回路の切替え命令を送って初期状態
に戻し、次の入力信号に備える。
【００１１】以上のような回路構成において、入力端１
ａ，１ｂに入力する信号の振幅をそれぞれＰＡ ，ＰＢ
、受信機４ａ，４ｂの利得をそれぞれＧＡ ，ＧＢ
、出力端１１の出力データをＰとすると、初期状態すな
わち、入力端１ａと受信機４ａ、入力端１ｂと受信機４
ｂとがそれぞれ接続され、振幅比較器５と記憶回路７ａ
とが接続されているとき、記憶回路７ａに記憶されるデ
ータはＰＡ ＧＡ ／ＰＢ ＧＢ になり、入力端１ａ
と受信機４ｂ、入力端１ｂと受信機４ａとがそれぞれ接
続され、振幅比較器５と記憶回路７ｂとが接続されてい
るとき、記憶回路７ｂに記憶されるデータはＰＢ ＧＡ
／ＰＡ ＧＢ となる。 較正器９により、記憶回路７ａのデータと記憶回路７ｂ
のデータとの比である出力端１１のデータＰは
ａ，１ｂに入力する信号の振幅をそれぞれＰＡ ，ＰＢ
、受信機４ａ，４ｂの利得をそれぞれＧＡ ，ＧＢ
、出力端１１の出力データをＰとすると、初期状態すな
わち、入力端１ａと受信機４ａ、入力端１ｂと受信機４
ｂとがそれぞれ接続され、振幅比較器５と記憶回路７ａ
とが接続されているとき、記憶回路７ａに記憶されるデ
ータはＰＡ ＧＡ ／ＰＢ ＧＢ になり、入力端１ａ
と受信機４ｂ、入力端１ｂと受信機４ａとがそれぞれ接
続され、振幅比較器５と記憶回路７ｂとが接続されてい
るとき、記憶回路７ｂに記憶されるデータはＰＢ ＧＡ
／ＰＡ ＧＢ となる。 較正器９により、記憶回路７ａのデータと記憶回路７ｂ
のデータとの比である出力端１１のデータＰは
【００１
２】
２】
【数１】
【００１３】となる。すなわち、出力端１１のデータは
受信機４ａ，４ｂの特性の影響を受けない。従って出力
端１１のデータを測定することにより、入力端１ａ，１
ｂに入った信号の振幅比を正確に測定することが可能に
なる。
受信機４ａ，４ｂの特性の影響を受けない。従って出力
端１１のデータを測定することにより、入力端１ａ，１
ｂに入った信号の振幅比を正確に測定することが可能に
なる。
【００１４】なお、上記実施例では２ａ，２ｂをスイッ
チで構成したが、図２に示すように電力を２等分する電
力分配器１２ａ，１２ｂに代えてもよく、その場合も回
路のブロック構成は図１と同様である。
チで構成したが、図２に示すように電力を２等分する電
力分配器１２ａ，１２ｂに代えてもよく、その場合も回
路のブロック構成は図１と同様である。
【００１５】また、上記実施例では２つの高周波信号の
振幅比を正確に求める受信装置について説明したが、図
３に示すように、振幅比較器５を位相比較器１３に代え
、位相差を検出し、この情報を記憶回路７ａ，７ｂに記
憶するようにするとともに、較正器９では記憶回路７ａ
，７ｂの記憶情報の差を求めるようにすることにより、
２つの高周波信号の位相差を正確に測定できる受信装置
とすることができる。
振幅比を正確に求める受信装置について説明したが、図
３に示すように、振幅比較器５を位相比較器１３に代え
、位相差を検出し、この情報を記憶回路７ａ，７ｂに記
憶するようにするとともに、較正器９では記憶回路７ａ
，７ｂの記憶情報の差を求めるようにすることにより、
２つの高周波信号の位相差を正確に測定できる受信装置
とすることができる。
【００１６】図３に示す回路構成において、入力端１ａ
，１ｂに入力する信号の位相差をθとする。入力端１ａ
の信号の位相量を０とすると、入力端１ｂの信号の位相
量はθである。入力端１ａから受信機４ａの入力端まで
に生ずる位相量と入力端１ｂから受信機４ｂの入力端ま
でに生ずる位相量を等しくなるようにし、生ずる位相量
をα１とする。入力端１ａから受信機４ｂの入力端まで
に生ずる位相量と入力端１ｂから受信機４ａの入力端ま
でに生ずる位相量を等しくなるようにし、生ずる位相量
をα２とする。また、受信機４ａ，４ｂで生ずる位相量
をそれぞれβ１，β２とする。
，１ｂに入力する信号の位相差をθとする。入力端１ａ
の信号の位相量を０とすると、入力端１ｂの信号の位相
量はθである。入力端１ａから受信機４ａの入力端まで
に生ずる位相量と入力端１ｂから受信機４ｂの入力端ま
でに生ずる位相量を等しくなるようにし、生ずる位相量
をα１とする。入力端１ａから受信機４ｂの入力端まで
に生ずる位相量と入力端１ｂから受信機４ａの入力端ま
でに生ずる位相量を等しくなるようにし、生ずる位相量
をα２とする。また、受信機４ａ，４ｂで生ずる位相量
をそれぞれβ１，β２とする。
【００１７】入力端１ａと受信機４ａ、入力端１ｂと受
信機４ｂがそれぞれ接続しているとき、受信機４ａから
の出力の位相量は、０＋α１＋β１になり、受信機４ｂ
からの出力の位相量は、θ＋α１＋β２になり、位相比
較器１３で両者の差Ａ１を求めると、
信機４ｂがそれぞれ接続しているとき、受信機４ａから
の出力の位相量は、０＋α１＋β１になり、受信機４ｂ
からの出力の位相量は、θ＋α１＋β２になり、位相比
較器１３で両者の差Ａ１を求めると、
【００１８】Ａ１＝β２−β１＋θ
【００１９】となり、この値を記憶回路７ａに記憶する
。次に、入力端１ａと受信機４ｂ、入力端１ｂと受信機
４ａがそれぞれ接続しているとき、受信機４ａからの出
力の位相量は、θ＋α２＋β１になり、受信機４ｂから
の出力の位相量は、０＋α２＋β２になり、位相比較器
１３で両者の差Ａ２を求めると、
。次に、入力端１ａと受信機４ｂ、入力端１ｂと受信機
４ａがそれぞれ接続しているとき、受信機４ａからの出
力の位相量は、θ＋α２＋β１になり、受信機４ｂから
の出力の位相量は、０＋α２＋β２になり、位相比較器
１３で両者の差Ａ２を求めると、
【００２０】Ａ２＝β２−β１−θ
【００２１】となり、この値を記憶回路７ｂに記憶する
。較正器９により、記憶回路７ａ，７ｂからの記憶情報
の差を求めると、
。較正器９により、記憶回路７ａ，７ｂからの記憶情報
の差を求めると、
【００２２】Ａ１−Ａ２＝２θ
【００２３】となる。すなわち、受信機４ａ，４ｂで生
ずる位相量の差は打ち消されることになり、入力端１ａ
，１ｂに入った信号の位相差を正確に測定することがで
きる。
ずる位相量の差は打ち消されることになり、入力端１ａ
，１ｂに入った信号の位相差を正確に測定することがで
きる。
【００２４】
【発明の効果】以上のように、この発明に係る受信装置
によれば、２台の受信機を交互に使って２つの入力信号
を受信し、その振幅比を受信機の切替タイミングに合わ
せ、２つの記憶回路に一旦記憶させた後、２つの記憶回
路の記憶データの比を算出するようにしたので、２つの
受信機は特別に特性が揃っている必要はなく、またデー
タを補正するための較正用信号を用いる必要もないので
、装置が小型で安価にでき、また精度の高いものが得ら
れる効果がある。
によれば、２台の受信機を交互に使って２つの入力信号
を受信し、その振幅比を受信機の切替タイミングに合わ
せ、２つの記憶回路に一旦記憶させた後、２つの記憶回
路の記憶データの比を算出するようにしたので、２つの
受信機は特別に特性が揃っている必要はなく、またデー
タを補正するための較正用信号を用いる必要もないので
、装置が小型で安価にでき、また精度の高いものが得ら
れる効果がある。
【図１】この発明の一実施例による受信装置を示すブロ
ック図である。
ック図である。
【図２】この発明の他の実施例による受信装置を示すブ
ロック図である。
ロック図である。
【図３】この発明の応用例による受信装置を示すブロッ
ク図である。
ク図である。
【図４】従来の受信装置を示すブロック図である。
１ａ 入力端
１ｂ 入力端
２ａ スイッチ
２ｂ スイッチ
３ａ スイッチ
３ｂ スイッチ
４ａ 受信機
４ｂ 受信機
５ 振幅比較器
６ 切替器
７ａ 記憶回路
７ｂ 記憶回路
８ ゲート回路
９ 較正器
１０ 制御器
１１ 出力端
１２ａ 電力分配器
１２ｂ 電力分配器
１３ 位相比較器
１４ａ 第１切替器
１４ｂ 第１切替器
１５ 比較器
１６ 第２切替器
１７ 周波数記憶器
１８ 発振器
１９ 電力分配器
Claims (1)
- 【請求項１】 ２つの高周波入力信号を受信し、該入
力信号の振幅情報を出力する第１，第２の受信機と、切
替タイミングを作成する制御器と、前記第１，第２の受
信機前段に設けられ、前記制御器からの切替タイミング
に従って、前記２つの高周波入力信号のうち一方の信号
を前記第１の受信機へ導くときは他方の信号を前記第２
の受信機へ導き、一方の信号を前記第２の受信機へ導く
ときは他方の信号を前記第１の受信機へ導くように回路
を切替える第１の切替器と、前記第１の受信機からの振
幅情報と第２の受信機からの振幅情報との比を検出する
振幅比較器と、該振幅比較器からの出力を記憶する第１
，第２の記憶回路と、前記制御器からの切替タイミング
により、前記振幅比較器からの出力を前記第１の切替器
と同期して切替えて前記第１，第２の記憶回路へ導く第
２の切替器と、前記第１，第２の記憶回路の記憶情報の
比を求める較正器と、前記制御器からの切替タイミング
により前記第１，第２の記憶回路の記憶情報を前記較正
器へ送るようにするゲート回路とを備えたことを特徴と
する受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101931A JPH04309878A (ja) | 1991-04-05 | 1991-04-05 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101931A JPH04309878A (ja) | 1991-04-05 | 1991-04-05 | 受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04309878A true JPH04309878A (ja) | 1992-11-02 |
Family
ID=14313660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101931A Pending JPH04309878A (ja) | 1991-04-05 | 1991-04-05 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04309878A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005124388A1 (ja) * | 2004-06-21 | 2008-04-10 | 富士通テン株式会社 | レーダ装置 |
| JP2013522636A (ja) * | 2010-03-24 | 2013-06-13 | ヴァレオ・シャルター・ウント・ゼンゾーレン・ゲーエムベーハー | 車両ドライバ支援装置およびレーダ装置操作方法 |
-
1991
- 1991-04-05 JP JP3101931A patent/JPH04309878A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005124388A1 (ja) * | 2004-06-21 | 2008-04-10 | 富士通テン株式会社 | レーダ装置 |
| JP2013522636A (ja) * | 2010-03-24 | 2013-06-13 | ヴァレオ・シャルター・ウント・ゼンゾーレン・ゲーエムベーハー | 車両ドライバ支援装置およびレーダ装置操作方法 |
| US9176228B2 (en) | 2010-03-24 | 2015-11-03 | Valeo Schalter Und Sensoren Gmbh | Driver assistance device for a vehicle and method for operating a radar device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0540908A1 (en) | Method and apparatus for automatic tuning calibration of electronically tuned filters | |
| US20050253646A1 (en) | Global Automatic RC Time Constant Tuning Circuit and Method for on Chip RC Filters | |
| EP0647017A1 (en) | Synchronization circuit using a high speed digital slip counter | |
| US20040167745A1 (en) | Measured data synchronization system | |
| US6876938B2 (en) | Method to provide a calibrated path for multi-signal cables in testing of integrated circuits | |
| JP2000040945A (ja) | 同調フィルタ校正システム | |
| US6304119B1 (en) | Timing generating apparatus with self-calibrating capability | |
| US6882139B2 (en) | Electronic component, tester device and method for calibrating a tester device | |
| JPH04309878A (ja) | 受信装置 | |
| CN112213622B (zh) | 高速外设系统及其控制方法 | |
| US6373313B1 (en) | Delay time regulation method and delay time regulation circuit | |
| JPH0748629B2 (ja) | 出力信号合成装置 | |
| US2939075A (en) | Delay calibrating apparatus | |
| EP0660938A1 (en) | APPARATUS AND METHOD FOR COUNTING PARTIAL AND FULL CYCLES. | |
| US7487571B2 (en) | Control adjustable device configurations to induce parameter variations to control parameter skews | |
| WO2022186375A1 (ja) | 電圧測定システム | |
| JP2594428Y2 (ja) | 信号の時間ずれ較正装置 | |
| KR950001440B1 (ko) | 수평발진 주파수 제어회로 | |
| US20020196076A1 (en) | Filter circuit | |
| JPH0495784A (ja) | Ｉｃ試験装置のタイミング校正方法 | |
| JPS59144927A (ja) | タイミング調整回路 | |
| KR20210062225A (ko) | 반도체용 테스트 장치 및 테스트 방법 | |
| JPS5946350B2 (ja) | 受信装置 | |
| JPS5880572A (ja) | 受信装置 | |
| JPH05180960A (ja) | 遅延時間測定装置 |