KR940025194A - 위상 고정루프의 대기 복구 방법 및 대기 제어회로 - Google Patents

위상 고정루프의 대기 복구 방법 및 대기 제어회로 Download PDF

Info

Publication number
KR940025194A
KR940025194A KR1019940007229A KR19940007229A KR940025194A KR 940025194 A KR940025194 A KR 940025194A KR 1019940007229 A KR1019940007229 A KR 1019940007229A KR 19940007229 A KR19940007229 A KR 19940007229A KR 940025194 A KR940025194 A KR 940025194A
Authority
KR
South Korea
Prior art keywords
signal
output
loop
input
counter
Prior art date
Application number
KR1019940007229A
Other languages
English (en)
Other versions
KR100281156B1 (ko
Inventor
에스. 어윈 제임스
에프. 모엘러 데이비드
제이. 휸 칼
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR940025194A publication Critical patent/KR940025194A/ko
Application granted granted Critical
Publication of KR100281156B1 publication Critical patent/KR100281156B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/18—Temporarily disabling, deactivating or stopping the frequency counter or divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 위상 고정 루프(20)는 대기 제어 회로(30)를 포함하며, 최소 고정 시간으로 대기에서 복구되며, 기준 카운터(21), 루프 카운터부(22,23) 및 위상 검출기(24)는 대기 신호의 활성화에 응답하여 동작 해지된다. 기준 카운터(21), 루프 카운터부(22,23)는 대기 신호의 비활성화에 응답하여 가동한다. 전압 제어 발진기(VCO; 26) 출력 신호는 루프 카운터 출력 신호의 활성화에 응답하여 루프 카운터부(22,23)의 입력에서 결합 해지된다. VOC 출력 신호는 기준 카운터 출력 신호의 활성화에 응답하여 루프 카운터부(22,23)의 입력에 다시 결합된다. 최종으로 위상 검출기(24)가 가동하며, 한 실시예에 있어서, 루프 카운터부(22,23)는 별개의 리셋 입력을 갖지 안는 프리시케일러(22) 및 별개의 루프 카운터(23)로 구성된다.

Description

위상 고정루프의 대기 복구 방법 및 대기 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명에 따른 위상 고정루프(phase locked loop)를 블럭도 형식으로 나타낸 도면, 제2도는 제1도의 대기 제어회로를 도시한 도면.

Claims (4)

  1. 위상 고정 루프(20)에서 대기 복구를 개선하는 방법에 있어서, 대기 신호의 활성화에 응답하여 기준 카운터(21), 루프 카운터 수단 (22,23) 및 위상 검출기(24)를 동작시키지 않는 단계 ; 상기 대기 신호의 비활성화에 응답하여 상기 기준 카운터(21), 상기 루프 카운터 수단(22,23)을 가동시키는 단계 ; 루프 카운터 출력신호의 활성화에 응답하여 상기 루프 카운터 수단(22,23)의 입력에서 전압 제어 발진기(VCO) 출력 신호를 결합 해지시키는 단계 ; 상기 기준 카운터 출력 신호의 활성화에 응답하여 상기 루프 카운터 수단(22,23)의 상기 입력에 상기 VCO 출력 신호를 재결합시키는 단계 ; 상기 위상 검출기(24)를 가동시키는 단계를 포함하는 것을 특징으로 하는 대기 복구 개선 방법.
  2. 위상 고정 루프(20)용 대기 제어 회로에 있어서, 상기 대기 신호의 비활성화 또는 활성화에 응답하여 카운터 가동 신호를 각각 활성화 또는 비활성화시키는 카운터 가동 수단(31) ; 상기 대기 신호의 비활성화후 루프 카운터 출력 신호의 제1발생에 응답하여 소정의 논리 상태에서 전압 제어 발진기(VCO) 출력 신호를 제공하며, 상기 루프 카운터 출력 신호의 제1발생후 VCO 입력 신호에 응답하여 상기 VCO 출력 신호를 제공하는 게이팅 수단(32.33.34.36.37) 및; 상기 대기 신호의 활성화에 응답하여 위상 검출기 가동 신호를 비활성화시키며, 상기 루프 카운터 출력 신호의 제1발생후 그에 응답하여 상기 위상 검출기 가동신호를 재활성화시키는 위상 검출기 가동 수단(32,33,34,35)을 포함하는 것을 특징으로 하는 대기 제어 회로
  3. 위상 고정 루프용 대기 제어 회로(30)에 있어서, 대기 신호를 수신하는 입력 단자 및 카운터 가동 신호를 제공하는 출력 단자를 가진 인버터(31) ; 제1논리 상태를 나타내는 제1기준값에 결합된 D입력, 루프 카운터 출력 신호를 수신하는 클럭 입력 단자, 상기 대기 신호를 수신하는 세트 입력 단자 및 Q 출력 단자를 가진 제1의 D 플립 플롭(33) ; 제2논리 상태를 나타내는 제2기준 전압에 결합된 D 입력, 기준 카운터 출력 신호를 수신하는 클럭 입력 단자, 상기 제1의 D 플립 플롭(33)의 Q 출력 단자에 결합된 리셋 입력 단자, 및 Q 출력 단자를 가지는 제2의 D 플립 플롭(34) ; 상기 인버터(31)의 출력 단자에 결합된 제1입력 단자, 상기 제2의 D 플립 플롭(34)의 상기 Q 출력 단자에 결합된 제2입력 단자 및 위상 검출기 가동 신호를 제공하는 출력 단자를 가진 제1의 AND 게이트(35) ; 상기 제1의 D 플립 플롭(33)의 Q 출력 단자에 결합된 제1입력 단자, 상기 제2의 D 플립 플롭(34)의 Q 출력 단자에 결합된 제2입력 단자 및 출력 단자를 가진 OR 게이트(36) 상기 OR 게이트(30)의 출력 단자에 결합된 제1입력 단자, 전압 제어 발진기 출력 신호를 수신하는 제2입력 단자, 루프 카운터 입력 신호를 제공하는 출력 단자를 가진 제2의 AND 게이트(37)를 포함하는 것을 특징으로 하는 대기 제어 회로.
  4. 위상 고정 루프로서, 기준 신호를 수신하는 입력, 가동 입력 및 상기 기준 신호의 각각의 첫번째의 사이클 마다 한번씩 제1신호를 제공하는 출력을 가진 기준 카운터(21) ; 루프 신호를 수신하는 입력, 가동입력, 상기 루프 신호의 두번째 사이클의 발생시마다 한번씩 제2신호를 제공하는 출력을 가진 루프 카운터 수단(22,23), 각기 제1 및 제2신호를 수신하는 제1 및 제2입력, 가동 입력, 위상 검출 출력 신호를 제공 하는 출력을 가진 위상 검출기(24) ; 상기 위상 검출기(24)의 출력에 결합된 입력 및 출력을 가지는 루프 필터(25) ; 상기 루프 필터(25)의 출력에 결합된 입력 및 상기 루프 필터의 출력에서의 전압에 비례하는 주파수에서 VCO 출력 신호를 제공하는 출력을 가진 전압 제어 발진기(VCO ; 26) 및; 상기 대기 신호의 비활성화에 응답하여 상기 카운터 가동 신호를 활성화시키며, 상기 대기 신호의 비활성화후, 상기 카운터 가동 신호 및 상기 제1신호에 응답하여 상기 위상 검출기 가동 신호를 제공하며, 상기 대기 신호의 비활성화 및 상기 제1 및 제2신호의 활성화후 상기 VCO 신호에 응답하여 상기 루프 신호를 제공하는 대기 제어 수단(30)을 포함하는 것을 특징으로 하는 위상 고정 루프(20)
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940007229A 1993-04-12 1994-04-07 위상 고정 루프의 대기 복구 방법 및 대기 제어 회로 KR100281156B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US044,790 1993-04-12
US08/044,790 US5339278A (en) 1993-04-12 1993-04-12 Method and apparatus for standby recovery in a phase locked loop

Publications (2)

Publication Number Publication Date
KR940025194A true KR940025194A (ko) 1994-11-19
KR100281156B1 KR100281156B1 (ko) 2001-02-01

Family

ID=21934353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007229A KR100281156B1 (ko) 1993-04-12 1994-04-07 위상 고정 루프의 대기 복구 방법 및 대기 제어 회로

Country Status (7)

Country Link
US (1) US5339278A (ko)
EP (1) EP0620651B1 (ko)
JP (1) JP2871457B2 (ko)
KR (1) KR100281156B1 (ko)
CN (1) CN1033548C (ko)
DE (1) DE69434193T2 (ko)
TW (1) TW233393B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497126A (en) * 1993-11-09 1996-03-05 Motorola, Inc. Phase synchronization circuit and method therefor for a phase locked loop
JPH0879074A (ja) * 1994-09-05 1996-03-22 Mitsubishi Electric Corp フェーズ・ロックド・ループ回路
US5548250A (en) * 1995-01-05 1996-08-20 Cirrus Logic, Inc. Low power phase lock loop clocking circuit for battery powered systems
US5732147A (en) * 1995-06-07 1998-03-24 Agri-Tech, Inc. Defective object inspection and separation system using image analysis and curvature transformation
US6121845A (en) * 1998-05-15 2000-09-19 Motorola, Inc. Phase-locked loop system and method for modifying an output transition time
US6150889A (en) 1998-08-03 2000-11-21 Motorola, Inc. Circuit and method for minimizing recovery time
JP4268726B2 (ja) * 1999-05-31 2009-05-27 株式会社ルネサステクノロジ 半導体装置
SE517967C2 (sv) * 2000-03-23 2002-08-06 Ericsson Telefon Ab L M System och förfarande för klocksignalgenerering
US9571109B2 (en) * 2015-03-27 2017-02-14 International Business Machines Corporation Voltage controlled oscillator runaway prevention
CN114499501B (zh) * 2022-04-19 2022-08-26 成都市克莱微波科技有限公司 一种频率源动态控制方法、控制装置及系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921095A (en) * 1974-11-14 1975-11-18 Hewlett Packard Co Startable phase-locked loop oscillator
US4005479A (en) * 1976-01-16 1977-01-25 Control Data Corporation Phase locked circuits
GB1581525A (en) * 1976-08-04 1980-12-17 Plessey Co Ltd Frequency synthesis control system
US4103250A (en) * 1977-09-23 1978-07-25 The Bendix Corporation Fast frequency hopping synthesizer
US4330758A (en) * 1980-02-20 1982-05-18 Motorola, Inc. Synchronized frequency synthesizer with high speed lock
US4521858A (en) * 1980-05-20 1985-06-04 Technology Marketing, Inc. Flexible addressing and sequencing system for operand memory and control store using dedicated micro-address registers loaded solely from alu
US4378509A (en) * 1980-07-10 1983-03-29 Motorola, Inc. Linearized digital phase and frequency detector
US4410860A (en) * 1980-12-31 1983-10-18 Rca Corporation Frequency synthesizer with learning circuit
JPS61258529A (ja) * 1985-05-13 1986-11-15 Nec Corp 周波数シンセサイザ
JPS6216617A (ja) * 1985-07-15 1987-01-24 Nec Corp Ｐｌｌ周波数シンセサイザ
CA1282464C (en) * 1985-10-23 1991-04-02 Masanori Ienaka Phase-locked oscillator
US4714899A (en) * 1986-09-30 1987-12-22 Motorola, Inc. Frequency synthesizer
CA1290407C (en) * 1986-12-23 1991-10-08 Shigeki Saito Frequency synthesizer
US4841255A (en) * 1987-06-24 1989-06-20 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer
US4817199A (en) * 1987-07-17 1989-03-28 Rockwell International Corporation Phase locked loop having reduced response time
JPH01147921A (ja) * 1987-12-03 1989-06-09 Fujitsu Ltd 省電力型ｐｌｌシンセサイザ
US4918403A (en) * 1988-06-03 1990-04-17 Motorola, Inc. Frequency synthesizer with spur compensation
US4951005A (en) * 1989-12-27 1990-08-21 Motorola, Inc. Phase locked loop with reduced frequency/phase lock time
US5075638A (en) * 1990-12-26 1991-12-24 Motorola, Inc. Standby system for a frequency synthesizer
JP3806230B2 (ja) * 1997-07-25 2006-08-09 株式会社多賀製作所 半田付方法および装置

Also Published As

Publication number Publication date
US5339278A (en) 1994-08-16
CN1100849A (zh) 1995-03-29
DE69434193D1 (de) 2005-01-27
CN1033548C (zh) 1996-12-11
EP0620651B1 (en) 2004-12-22
JP2871457B2 (ja) 1999-03-17
DE69434193T2 (de) 2005-05-19
KR100281156B1 (ko) 2001-02-01
TW233393B (ko) 1994-11-01
EP0620651A2 (en) 1994-10-19
JPH0730419A (ja) 1995-01-31
EP0620651A3 (en) 1995-12-13

Similar Documents

Publication Publication Date Title
KR940005934B1 (ko) 위상차 검출회로
EP0024878B1 (en) Phase-locked loop circuit
EP0347085A3 (en) Integrated circuit
US4920320A (en) Phase locked loop with optimally controlled bandwidth
KR950029905A (ko) 위상 제어 클럭 신호 발생 방법 및 장치
KR940025194A (ko) 위상 고정루프의 대기 복구 방법 및 대기 제어회로
KR830009698A (ko) 개선된 로크-인을 갖는 위상고정 루우프
JPH07303096A (ja) ディジタル信号からクロック信号を発生するための装置
US3571728A (en) Fractional frequency divider
US4594563A (en) Signal comparison circuit and phase-locked-loop using same
US5337022A (en) Harmonic lock detector
EP0246269B1 (en) Digital phase-frequency discriminator comprising simplified reset means
US5506531A (en) Phase locked loop circuit providing increase locking operation speed using an unlock detector
US4128811A (en) Frequency indicating circuit
KR880013326A (ko) 듀티사이클과 무관한 위상 검파기
US4034303A (en) Electronic pulse generating circuit for eliminating spike pulses
US4311962A (en) Variable frequency missing pulse detector
KR960011405B1 (ko) 주파수 동기 루프용 주파수 검파기
US3688202A (en) Signal comparator system
US4564837A (en) Circuit for monitoring the frequency of signal for controlling choppers of electric cars
JPS5669934A (en) Leading-in sweep device of pll circuit
KR950007297A (ko) 위상 동기 루프 및 동작 방법
US3760290A (en) Crystal controlled variable frequency oscillator
US2937290A (en) Anti-coincident circuit
JPS6210927A (ja) Ｐｌｌ発振回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940407

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970820

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19940407

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031015

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20041011

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20051007

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20061013

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20071005

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20081007

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20091012

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20101029

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20111027

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130319

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130319

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20131121

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20131121

Start annual number: 14

End annual number: 14

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20141007

Termination category: Expiration of duration