KR940022916A - 메스펫 제조방법 - Google Patents

메스펫 제조방법 Download PDF

Info

Publication number
KR940022916A
KR940022916A KR1019930003532A KR930003532A KR940022916A KR 940022916 A KR940022916 A KR 940022916A KR 1019930003532 A KR1019930003532 A KR 1019930003532A KR 930003532 A KR930003532 A KR 930003532A KR 940022916 A KR940022916 A KR 940022916A
Authority
KR
South Korea
Prior art keywords
etching
layer
stop layer
cap layer
active layer
Prior art date
Application number
KR1019930003532A
Other languages
English (en)
Inventor
김기철
문찬
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019930003532A priority Critical patent/KR940022916A/ko
Publication of KR940022916A publication Critical patent/KR940022916A/ko

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 초고주파 직접회로에 적용되어 사용되는 메스펫(MESSFET)에 있어서, 특히 에칭스톱(etchingstop)층을 이용하여 활성층의 두께를 조정한 메스펫의 제조방법에 관한 것으로, 활성층과 캡층사이에 에칭스톱층을 형성하여 소자의 특정을 균일화하고 결정성장층으로 엔헨스먼트 FET의 제작을 용이하게 할 수 있는 메스펫의 제조방법을 제공함에 그 목적이 있다.
본 발명은 상기 목적을 달성하기 위하여 활성층과 캡층 사이에 에칭스톱층을 형성하여 캡층 식각시 에칭스톱층보다 선택성이 높은 식각 물질로 캡층을 식각하고 에칭스톱층 식각시 활성층보다 선택성이 높은 식각 물질로 에칭스톱층을 식각하여 상기 활성층의 표면을 균일하게 형성함을 특징으로 한다.

Description

메스펫 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예를 나타내는 메스펫의 제조 공정도, 제4도는 본 발명의 다른 실시예를 나타내는 메스펫의 단면도, 제5도는 본 발명의 일실시예가 적용된 E/D메스펫의 단면도, 제6도는 본 발명의 또다른 실시예를 나타내는 메스펫의 제조 공정도,

Claims (16)

  1. 화합물 반도체기판(1)상에 완충층(2)과 활성층(3)을 차례로 형성하는 제1공정, 상기 활성층(3)상에 에칭스톱층(15)과 캡층(4)을 차례로 형성뒤 상기 완충층(2)의 일정 부위까지 메사 구조로 식각하는 제2공정, 상기 캡층(4)상에 드레인 전극(5)과 소오스전극(6)을 형성하고 감광막(7)을 증착한 후 노광 및 현상하여 게이트 영역을 정의하는 제3공정, 정의된 게이트 영역의 사익 캡층(4)과 에칭스톱층(15)중 상기 캡층(4)에 선택성이 높은 식각물질로 상기 캡층(4)을 식각하는 제4공정, 상기 제4공정에 의해 노출된 에칭스톱층(15)과 상기 활성충(3) 중 상기 에칭스톱(15)에 선택성이 높은 식각물질로 상기 에칭스톱층(15)을 식각하느 제5공정, 상기 제5공정에 의해 노출된 활성층(3)상에 게이트전극(8)을 형성한 후 감광막(7)을 제거하는 제6공정으로 이루어짐을 특징으로 하는 메스펫 제조방법.
  2. 제1항에 있어서, 상기 활성층(3)과 캡층(4)을 GaAs로 형성하고 상기 에칭스톱층(15)을 AlGaAs로 형성함을 특징으로 하는 메스펫 제조방법.
  3. 제1항에 있어서, 상기 활성층(3)과 캡층(4)을 GaAs로 형성하고 상기 에칭스톱층(15)을 ZnGaAs로 형성함을 특징으로 하는 메스펫 제조방법.
  4. 제1항에 있어서, 상기 제4공정의 식각방법은 NH4OH용액을 이용한 리세스 에칭법을 사용함을 특징으로 하는 메스펫 제조방법.
  5. 제1항에 있어서, 상기 제5공정의 식각방법은 Cl가스를 이용한 RIE법을 사용함을 특징으로 하는 메스펫 제조방법.
  6. 제1항에 있어서, 상기 제5공정의 식각방법은 HF용액을 이용한 리세스 에칭법을 사용함을 특징으로 하는 메스펫 제조방법.
  7. 제1항에 있어서, 상기 제5공정의 식가방법은 F가스를 이용한 RIE법을 사용함을 특징으로 하는 메스펫 제조방법.
  8. 제1항에 있어서, 상기 감광막(7)을 제거하는 방법은 리프트 오프법에 의해 실행함을 특징으로 하는 메스펫 제조방법.
  9. 화합물 반도체(1)상에 완충층(2)와 활성층(3)을 차례로 형성하는 제1공정, 상기 활성층(3)상에 유전체막(16)을 증착한 후 패턴화하여 게이트 영역을 정의하고 상기 유전체막(16)을 마스크로하여 에칭스톱층(15)을 형성하는 제2공정, 상기 제2공정후 캡층(4)을 형성하고 상기 완충층(2)의 일정부위까지 메사 구조로 식각하는 제3공정, 상기 캡층(4)상에 드레인전극(5)과 소오스전극(6)을 형성하고 감광막(7)을 층착한 후 노광 및 현상하여 게이트 영역을 정의하는 제4공정, 정의된 게이트 영역의 상기 캡층(4)과 에칭스톱층(15)중 상기 캡층(4)에 선택성이 높은 식각물질로 상기 캡층(4)을 식각하는 제5공정, 상게 제4공정에 의해 노출된 에칭스톱층(15)과 상기 활성층(3)중 상기 에칭스톱층(15)에 선택성이 높은 식각물질로 상기 에칭스톱층(15)을 식각하여 상기 에칭스톱층(15)을 완전히 제거하는 제6공정, 상기 제5공정에 의해 노출된 활성층(3)상에 게이트전극(8)을 형성한후 감광막(7)을 제거하는 제7공정으로 이루어짐을 특징으로 하는 메스펫 제조방법.
  10. 제9항에 있어서, 상기 활성층(3)과 캡층(4)을 GaAs로 형성하고 상기 에칭스톱층(15)을 AlGaAs로 형성함을 특징으로 하는 메스펫 제조방법.
  11. 제9항에 있어서, 상기 활성층(3)과 캡층(4)을 GaAs로 형성하고 상기 에칭스톱층(15)을 ZnGaAs로 형성함을 특징으로 하는 메스펫 제조방법.
  12. 제9항에 있어서, 상기 제4공정의 식각방법은 NH4OH용액을 이용한 리세스 에칭법을 사용함을 특징으로 하는 메스펫 제조방법.
  13. 제9항에 있어서, 상기 제5공정의 식각방법은 Cl가스를 이용한 RIE법을 사용함을 특징으로 하는 메스펫 제조방법.
  14. 제9항에 있어서, 상기 제5공정의 식각방법은 HF용액을 이용한 리세스 에칭법을 사용함을 특징으로 하는 메스펫 제조방법.
  15. 제9항에 있어서, 상기 제5공정의 식가방법은 F가스를 이용한 RIE법을 사용함을 특징으로 하는 메스펫 제조방법.
  16. 제9항에 있어서, 상기 감광막(7)을 제거하는 방법은 리프트 오프법에 의해 실행함을 특징으로 하는 메스펫 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930003532A 1993-03-09 1993-03-09 메스펫 제조방법 KR940022916A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930003532A KR940022916A (ko) 1993-03-09 1993-03-09 메스펫 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930003532A KR940022916A (ko) 1993-03-09 1993-03-09 메스펫 제조방법

Publications (1)

Publication Number Publication Date
KR940022916A true KR940022916A (ko) 1994-10-22

Family

ID=66912102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003532A KR940022916A (ko) 1993-03-09 1993-03-09 메스펫 제조방법

Country Status (1)

Country Link
KR (1) KR940022916A (ko)

Similar Documents

Publication Publication Date Title
KR100606290B1 (ko) 전계효과 트랜지스터의 제조방법
US6153499A (en) Method of manufacturing semiconductor device
US5587328A (en) Method for manufacturing semiconductor device
US5185278A (en) Method of making self-aligned gate providing improved breakdown voltage
KR940022916A (ko) 메스펫 제조방법
KR100304869B1 (ko) 전계효과트랜지스터의제조방법
KR100564746B1 (ko) 화합물 반도체 소자의 티형 게이트 제조 방법
JPH09246285A (ja) 半導体装置及びその製造方法
KR100521700B1 (ko) 반도체소자의 티형 게이트 형성방법
US5897366A (en) Method of resistless gate metal etch for fets
KR100264532B1 (ko) 모드 또는 문턱전압이 각기 다른 전계효과 트랜지스터 제조 방법
JP2004363150A (ja) パターン形成方法
KR101042709B1 (ko) 반도체 장치의 제조 방법
KR100236662B1 (ko) InGaP층의 식각방법
JPS6215861A (ja) 半導体装置の製造方法
KR101104251B1 (ko) 반도체 장치의 제조 방법
JP2607310B2 (ja) 電界効果トランジスタの製造方法
JP2591639B2 (ja) 半導体装置の製造方法
KR100281038B1 (ko) 반도체 메모리장치 제조방법
JPH03147338A (ja) 半導体装置の製造方法
KR970054465A (ko) 반도체 소자 및 그 제조 방법
JPH11150129A (ja) 半導体装置及び半導体装置の製造方法
JPH0653246A (ja) 電界効果トランジスタの製法
KR970030497A (ko) 모스 전계효과 트랜지스터의 제조방법
KR940020595A (ko) 미세-선 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application