KR940022900A - 에스오아이(soi) 구조를 갖는 반도체 장치의 제조방법 - Google Patents
에스오아이(soi) 구조를 갖는 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR940022900A KR940022900A KR1019930004997A KR930004997A KR940022900A KR 940022900 A KR940022900 A KR 940022900A KR 1019930004997 A KR1019930004997 A KR 1019930004997A KR 930004997 A KR930004997 A KR 930004997A KR 940022900 A KR940022900 A KR 940022900A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- soi structure
- manufacturing
- insulating film
- semiconductor layer
- Prior art date
Links
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
절연막 위에 매우 얇은 실리콘 막을 사용하여 반도체 소자를 제조하는 방법에 관한 본 발명은 간단히 트렌치 기술과 에치 백 공정을 이용하여 채널 영역과 소스 및 드레인 영역의 실리콘 두께를 차별화시킴과 동시에 그 표면을 평탄화시킴으로써, 종래 SOI 구조에서 문제시 되던 소스 및 드레인의 배선저항을 줄이고 소자 표면의 토폴로지(topology)를 개선하여 반도체 소자의 동작특성 및 신뢰성을 향상시킨 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 SOI CMOS 소자의 구조를 도시한 단면도, 제2(A)-(E)도는 제1도의 SOI 기판을 제조하기 위한 공정 단면도.
Claims (5)
- SOI 구조를 갖는 반도체 장치의 제조방법에 있어서, 반도체 층내에 적어도 하나의 트렌치를 제공하는 단계와, 상기 트렌치를 충분히 덮을 수 있도록 절연막을 침착시키는 단계와, 상기 절연막을 평탄화시키는 단계와, 평탄화된 상기 절연막 상부에 기판 물질을 형성하는 단계와, 상기 반도체층이 소정의 두께가 되도록 만드는 단계를 포함하는 것을 특징으로 하는 SOI 구조를 갖는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 트렌치의 깊이가 대략 3000~2000Å인 것을 특징으로 하는 SOI 구조를 갖는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 절연막을 평탄화시키는 방법으로 에치 백(etch back) 또는 C.M.P(Chemical Mechanical Polishing) 공정을 사용함을 특징으로 하는 SOI 구조를 갖는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 기판 물질은 다결정 실리콘으로 이루어짐을 특징으로 하는 SOI 구조를 갖는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 반도체층이 충분히 얇아질 수 있는 두께는 300~3000Å인 것을 특징으로 하는 SOI구조를 갖는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004997A KR940022900A (ko) | 1993-03-29 | 1993-03-29 | 에스오아이(soi) 구조를 갖는 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004997A KR940022900A (ko) | 1993-03-29 | 1993-03-29 | 에스오아이(soi) 구조를 갖는 반도체 장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940022900A true KR940022900A (ko) | 1994-10-21 |
Family
ID=66912424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930004997A KR940022900A (ko) | 1993-03-29 | 1993-03-29 | 에스오아이(soi) 구조를 갖는 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940022900A (ko) |
-
1993
- 1993-03-29 KR KR1019930004997A patent/KR940022900A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970004045A (ko) | 소이(soi) 구조의 모스 트랜지스터 및 그 제조방법 | |
| KR950001935A (ko) | 집적회로 제조방법 | |
| KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
| KR970030640A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR970024021A (ko) | 반도체 장치의 제조 방법(method of manufacturing a semiconductor device) | |
| AUPP646298A0 (en) | Melt through contact formation method | |
| KR960032776A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR940022900A (ko) | 에스오아이(soi) 구조를 갖는 반도체 장치의 제조방법 | |
| KR930022481A (ko) | 다결정 실리콘 게이트를 평탄화하는 집적 회로 제조방법 | |
| KR960026585A (ko) | 반도체소자의 소자분리 산화막의 제조방법 | |
| KR930018690A (ko) | 반도체장치의 제조방법 | |
| KR970003807A (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치 및 그 제조방법 | |
| KR970053376A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR950029852A (ko) | 반도체 소자 분리막 형성방법 | |
| KR930011248A (ko) | Soi 구조의 반도체 장치 제조방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR970053470A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR970052014A (ko) | 이중 스토퍼를 이용한 soi 웨이퍼 제조방법 | |
| KR970053383A (ko) | 반도체 장치의 트렌치 소자분리 방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR970008482A (ko) | 반도체 장치 소자분리 방법 | |
| JPS551157A (en) | Method of fabricating semiconductor device | |
| KR970053428A (ko) | 반도체장치의 소자분리 방법 | |
| KR970054433A (ko) | 모스 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |