KR940020509A - 세라믹 및 차단 금속 층에 의해 환경으로부터 보호된 집적회로(Integrated circyits proted from the environment by ceramic and barrier metal layers) - Google Patents
세라믹 및 차단 금속 층에 의해 환경으로부터 보호된 집적회로(Integrated circyits proted from the environment by ceramic and barrier metal layers) Download PDFInfo
- Publication number
- KR940020509A KR940020509A KR1019940003438A KR19940003438A KR940020509A KR 940020509 A KR940020509 A KR 940020509A KR 1019940003438 A KR1019940003438 A KR 1019940003438A KR 19940003438 A KR19940003438 A KR 19940003438A KR 940020509 A KR940020509 A KR 940020509A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- coating
- passivation
- oxide
- integrated circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 환경으로부터 보호된 직접 회로에 관한 것이다. 이러한 회로는 결합 패드에는 확산 차단 금속 층을, 회로의 나머지 부분에는 파시베이션 층 하나 이상을 적용시켜 봉합된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1파시베이션(passivation), 확산차단 금속 및 제2파시베이션을 갖는 반도체 장치의 횡단면도이다.
제2도는 본 발명의 제1파시베이션 층 2개, 확산 차단 그금속 및 제2파시베이션을 갖는 반도체 장치의 횡단면도이다.
Claims (14)
- 결합 패드 및 서브어셈블리(subassmbly)의 표면위에 제1파시베이션(passivation)층을 적용시키고; 제1파시베이션을 에칭시켜 결합 패드의 상단 표면의 적어도 한 부분을 노출시키고; 제1파시베이션을 통해 노출된 결합패드의 상단 표면의 적어도 한 부분에 확산 차단 금속 층을 적용시키고; 확산 차단금속 층 및 제1파시베이션위에 제2파시베이션을 적용시키고; 제1파시베이션을 에칭시켜 확산 차단 금속 층의 상단 표면의 적어도 한 부분을 노출시킴을 특징으로 하여, 결합 패드를 갖는 집적 회로 서브어셈블리를 봉합하는 방법.
- 결합 패드를 갖는 회로 서브어셈블리; 결합 패드의 상단 표면의 적어도 한 부분을 노출시키기 위한 개구부를 갖는, 서브어셈블리의 표면을 커버링하는 제1파시베이션 층; 결합 패드의 상단 표면의 적어도 한 부분을 커버링하는 확산 차단 금속 층; 및 적어도 제1파시베이션 및 확산 차단 금속 층의 모서리를 커버링하는 제2파시베이션을 포함함을 특징으로 하는 집적 회로.
- 제2항에 있어서, 제1파시베이션 층이 산화규소, 질화규소, 규소 옥시니트라이드, 규소 옥시카바이드, 규소 카보니트라이드, 규소 옥시카보니라이드 및 탄화규소로부터 선택되는 집적 회로.
- 제2항에 있어서, 제2파시베이션 층이 산화규소, 질환 규소, 규소 옥시니트라이드, 규소 옥시카바이드, 규소 카보니트라이드, 규소 옥시카보니트라이드 및 탄화규소로부터 선택되는 집적 회로.
- 제3항에 있어서, 제1파시베이션 층이 회로를 예비세라믹 규소 함유 물질을 포함하는 조성물로 피복한 다음 상기 물질을 세라믹으로 전환시키는 방법으로 침착시킨 규소 함유 세라믹 물질을 포함하는 집적 회로.
- 제4항에 있어서, 제2파시베이션 층이 회로를 예비세라믹 규소 함유 물질을 포함하는 조성물로 피복한 다음 상기 물질을 세라믹으로 전환시키는 방법으로 침착시킨 규소 함유 세라믹 물질을 포함하는 집적 회로.
- 제5항 또는 제6항에 있어서, 규소 함유 세라믹 물질이 산화알루미늄, 산화티탄, 산화지르코늄, 산화탄탈, 산화니오븀, 산화바나듐, 산화붕소 및 산화인으로부터 선택된 산화물을 또한 함유하는 집적 회로.
- 제2항에 있어서, 제1파시베이션층이 SiO2피복물, SiO2/세라믹 산화물 피복물, 규소 피복물, 규소 탄소 함유 피복물, 규소 질소 함유 피복물, 규소 산소 질소 함유 피복물, 규소 탄소 질소 함유 피복물 및 다이아몬드 유형의 탄소 피복물로부터 선택된 추가의 세라믹 층 하나 이상에 의해 커버링된 실리카 피복물을 포함하는 집적 회로.
- 제2항에 있어서, 제2파시베이션 층이 SiO2피복물, SiO2/세라믹 산화물 피복물, 규소 피복물, 규소 탄소 함유 피복물, 규소 질소 함유 피복물, 규소 산소 질소 함유 피복물, 규소 탄소 질소 함유 피복물 및 다이아몬드 유형의 탄소 피복물로부터 선택된 추가의 세라믹 층 하나 이상에 의해 커버링된 실리카 피복물을 포함하는 집적 회로.
- 제2항에 있어서, 확산 차단 금속 층이 제1파시베이션 부분을 중첩하는 집적 회로.
- 제2항에 있어서, 확산 차단 금속 층이 티탄, 티탄-텅스텐, 티탄-질화물, 니켈-바나듐, 크롬 및 니켈-크롬으로부터 선택되는 집적 회로.
- 제2항에 있어서, 유기 봉입체 및 실리콘 봉입제로부터 선택된 물질내에 서로 결합되어 있고 매립되어 있는 집적 회로.
- 제2항에 있어서, 제1또는 제2파시베이션 층이 자외선 또는 가시선을 흡수하는 집적 회로.
- 제2항에 있어서, 제2파시베이션을 에칭시켜 납 부착용 확산 차단 금속을 노출시키고 이때 에칭된 영역이 최초 결합패드의 바로 위가 아닌 위치인 집적 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2345093A | 1993-02-26 | 1993-02-26 | |
US08/023,450 | 1993-02-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR940020509A true KR940020509A (ko) | 1994-09-16 |
Family
ID=21815189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940003438A KR940020509A (ko) | 1993-02-26 | 1994-02-25 | 세라믹 및 차단 금속 층에 의해 환경으로부터 보호된 집적회로(Integrated circyits proted from the environment by ceramic and barrier metal layers) |
Country Status (5)
Country | Link |
---|---|
US (1) | US5563102A (ko) |
EP (1) | EP0613178A3 (ko) |
JP (1) | JPH077101A (ko) |
KR (1) | KR940020509A (ko) |
TW (1) | TW347149U (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100626775B1 (ko) * | 2004-02-16 | 2006-09-25 | 가부시키가이샤 고베 세이코쇼 | 자외선 센서 및 이의 제조 방법 |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3007497B2 (ja) * | 1992-11-11 | 2000-02-07 | 三菱電機株式会社 | 半導体集積回路装置、その製造方法、及びその実装方法 |
US5818071A (en) * | 1995-02-02 | 1998-10-06 | Dow Corning Corporation | Silicon carbide metal diffusion barrier layer |
US5789325A (en) * | 1996-04-29 | 1998-08-04 | Dow Corning Corporation | Coating electronic substrates with silica derived from polycarbosilane |
TW448524B (en) * | 1997-01-17 | 2001-08-01 | Seiko Epson Corp | Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment |
US6143668A (en) * | 1997-09-30 | 2000-11-07 | Intel Corporation | KLXX technology with integrated passivation process, probe geometry and probing process |
US5866945A (en) * | 1997-10-16 | 1999-02-02 | Advanced Micro Devices | Borderless vias with HSQ gap filled patterned metal layers |
US6603510B1 (en) * | 1997-12-08 | 2003-08-05 | Intel Corporation | Formation of protective coatings for color filters |
US6051879A (en) | 1997-12-16 | 2000-04-18 | Micron Technology, Inc. | Electrical interconnection for attachment to a substrate |
US6093635A (en) * | 1997-12-18 | 2000-07-25 | Advanced Micro Devices, Inc. | High integrity borderless vias with HSQ gap filled patterned conductive layers |
US6091132A (en) * | 1997-12-19 | 2000-07-18 | Stmicroelectronics, Inc. | Passivation for integrated circuit sensors |
US6875681B1 (en) * | 1997-12-31 | 2005-04-05 | Intel Corporation | Wafer passivation structure and method of fabrication |
TW457555B (en) * | 1998-03-09 | 2001-10-01 | Siemens Ag | Surface passivation using silicon oxynitride |
US6080932A (en) * | 1998-04-14 | 2000-06-27 | Tessera, Inc. | Semiconductor package assemblies with moisture vents |
JPH11307782A (ja) * | 1998-04-24 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
KR100266698B1 (ko) * | 1998-06-12 | 2000-09-15 | 김영환 | 반도체 칩 패키지 및 그 제조방법 |
US6635583B2 (en) | 1998-10-01 | 2003-10-21 | Applied Materials, Inc. | Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating |
US6974766B1 (en) | 1998-10-01 | 2005-12-13 | Applied Materials, Inc. | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application |
US6462371B1 (en) * | 1998-11-24 | 2002-10-08 | Micron Technology Inc. | Films doped with carbon for use in integrated circuit technology |
US6124217A (en) * | 1998-11-25 | 2000-09-26 | Advanced Micro Devices, Inc. | In-situ SiON deposition/bake/TEOS deposition process for reduction of defects in interlevel dielectric for integrated circuit interconnects |
KR100687548B1 (ko) * | 1999-01-27 | 2007-02-27 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 웨이퍼 제조 방법, 반도체 장치 제조 방법 및 칩 사이즈의 반도체 웨이퍼 패키지 제조 방법 |
US6174824B1 (en) * | 1999-03-04 | 2001-01-16 | International Business Machines Corporation | Post-processing a completed semiconductor device |
US6423384B1 (en) | 1999-06-25 | 2002-07-23 | Applied Materials, Inc. | HDP-CVD deposition of low dielectric constant amorphous carbon film |
US6440550B1 (en) * | 1999-10-18 | 2002-08-27 | Honeywell International Inc. | Deposition of fluorosilsesquioxane films |
KR100338950B1 (ko) * | 1999-12-15 | 2002-05-31 | 박종섭 | 칩 사이즈 패키지 |
US6492267B1 (en) * | 2000-02-11 | 2002-12-10 | Micron Technology, Inc. | Low temperature nitride used as Cu barrier layer |
JP3440070B2 (ja) * | 2000-07-13 | 2003-08-25 | 沖電気工業株式会社 | ウェハー及びウェハーの製造方法 |
US6794311B2 (en) | 2000-07-14 | 2004-09-21 | Applied Materials Inc. | Method and apparatus for treating low k dielectric layers to reduce diffusion |
US6630736B1 (en) * | 2000-07-27 | 2003-10-07 | National Semiconductor Corporation | Light barrier for light sensitive semiconductor devices |
US6258705B1 (en) * | 2000-08-21 | 2001-07-10 | Siliconeware Precision Industries Co., Ltd. | Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip |
US6610362B1 (en) * | 2000-11-20 | 2003-08-26 | Intel Corporation | Method of forming a carbon doped oxide layer on a substrate |
US6537733B2 (en) * | 2001-02-23 | 2003-03-25 | Applied Materials, Inc. | Method of depositing low dielectric constant silicon carbide layers |
US6472333B2 (en) | 2001-03-28 | 2002-10-29 | Applied Materials, Inc. | Silicon carbide cap layers for low dielectric constant silicon oxide layers |
US6759327B2 (en) | 2001-10-09 | 2004-07-06 | Applied Materials Inc. | Method of depositing low k barrier layers |
US6699784B2 (en) | 2001-12-14 | 2004-03-02 | Applied Materials Inc. | Method for depositing a low k dielectric film (K>3.5) for hard mask application |
TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
US7749563B2 (en) | 2002-10-07 | 2010-07-06 | Applied Materials, Inc. | Two-layer film for next generation damascene barrier application with good oxidation resistance |
US20040102022A1 (en) * | 2002-11-22 | 2004-05-27 | Tongbi Jiang | Methods of fabricating integrated circuitry |
US7270713B2 (en) | 2003-01-07 | 2007-09-18 | Applied Materials, Inc. | Tunable gas distribution plate assembly |
US6862309B2 (en) * | 2003-02-06 | 2005-03-01 | Agilent Technologies, Inc. | Passivation scheme for oxide vertical cavity surface-emitting laser |
US6942753B2 (en) | 2003-04-16 | 2005-09-13 | Applied Materials, Inc. | Gas distribution plate assembly for large area plasma enhanced chemical vapor deposition |
TWI223883B (en) * | 2003-06-30 | 2004-11-11 | Advanced Semiconductor Eng | Under bump metallurgy structure |
US7453254B2 (en) * | 2003-07-25 | 2008-11-18 | Paragon Ag | Microstructured chemical sensor |
JP2006528767A (ja) * | 2003-07-25 | 2006-12-21 | パラゴン アクチエンゲゼルシャフト | マイクロ構造化された化学的なセンサ |
DE102004002908B4 (de) * | 2004-01-20 | 2008-01-24 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements oder einer mikromechanischen Struktur |
US20070090156A1 (en) * | 2005-10-25 | 2007-04-26 | Ramanathan Lakshmi N | Method for forming solder contacts on mounted substrates |
US7723224B2 (en) * | 2006-06-14 | 2010-05-25 | Freescale Semiconductor, Inc. | Microelectronic assembly with back side metallization and method for forming the same |
US7749885B2 (en) | 2006-12-15 | 2010-07-06 | Micron Technology, Inc. | Semiconductor processing methods, methods of forming contact pads, and methods of forming electrical connections between metal-containing layers |
DE102009000884B3 (de) * | 2009-02-16 | 2010-10-07 | Semikron Elektronik Gmbh & Co. Kg | Halbleitermodul mit Gehäuse aus präkeramischem Polymer |
DE102009000882B4 (de) * | 2009-02-16 | 2010-10-21 | Semikron Elektronik Gmbh & Co. Kg | Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats |
US20110012239A1 (en) * | 2009-07-17 | 2011-01-20 | Qualcomm Incorporated | Barrier Layer On Polymer Passivation For Integrated Circuit Packaging |
US9340880B2 (en) | 2009-10-27 | 2016-05-17 | Silcotek Corp. | Semiconductor fabrication process |
JP5735522B2 (ja) | 2009-10-27 | 2015-06-17 | シルコテック コーポレイション | 化学気相成長コーティング、物品、及び方法 |
KR101790206B1 (ko) | 2010-10-05 | 2017-10-25 | 실코텍 코포레이션 | 내마모성 코팅, 물건 및 방법 |
US20130277828A1 (en) * | 2012-04-18 | 2013-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for bump-on-trace Chip Packaging |
US9975143B2 (en) | 2013-05-14 | 2018-05-22 | Silcotek Corp. | Chemical vapor deposition functionalization |
US11292924B2 (en) | 2014-04-08 | 2022-04-05 | Silcotek Corp. | Thermal chemical vapor deposition coated article and process |
US9915001B2 (en) | 2014-09-03 | 2018-03-13 | Silcotek Corp. | Chemical vapor deposition process and coated article |
US10316408B2 (en) | 2014-12-12 | 2019-06-11 | Silcotek Corp. | Delivery device, manufacturing system and process of manufacturing |
WO2017040623A1 (en) | 2015-09-01 | 2017-03-09 | Silcotek Corp. | Thermal chemical vapor deposition coating |
US10323321B1 (en) * | 2016-01-08 | 2019-06-18 | Silcotek Corp. | Thermal chemical vapor deposition process and coated article |
US10487403B2 (en) | 2016-12-13 | 2019-11-26 | Silcotek Corp | Fluoro-containing thermal chemical vapor deposition process and article |
WO2020252306A1 (en) | 2019-06-14 | 2020-12-17 | Silcotek Corp. | Nano-wire growth |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4005455A (en) * | 1974-08-21 | 1977-01-25 | Intel Corporation | Corrosive resistant semiconductor interconnect pad |
US4087314A (en) * | 1976-09-13 | 1978-05-02 | Motorola, Inc. | Bonding pedestals for semiconductor devices |
US4427715A (en) * | 1978-07-03 | 1984-01-24 | National Semiconductor Corporation | Method of forming expanded pad structure |
JPS60247940A (ja) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
US5270253A (en) * | 1986-01-27 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Method of producing semiconductor device |
US4756977A (en) * | 1986-12-03 | 1988-07-12 | Dow Corning Corporation | Multilayer ceramics from hydrogen silsesquioxane |
US4749631B1 (en) * | 1986-12-04 | 1993-03-23 | Multilayer ceramics from silicate esters | |
US4753856A (en) * | 1987-01-02 | 1988-06-28 | Dow Corning Corporation | Multilayer ceramic coatings from silicate esters and metal oxides |
JPH03241843A (ja) * | 1990-02-20 | 1991-10-29 | Sumitomo Electric Ind Ltd | 半導体装置 |
GB2243485A (en) * | 1990-04-27 | 1991-10-30 | Motorola Gmbh | Semiconductor device contact pads |
US5136364A (en) * | 1991-06-12 | 1992-08-04 | National Semiconductor Corporation | Semiconductor die sealing |
-
1994
- 1994-02-18 TW TW086207544U patent/TW347149U/zh unknown
- 1994-02-22 EP EP19940301221 patent/EP0613178A3/en not_active Ceased
- 1994-02-25 JP JP6027821A patent/JPH077101A/ja active Pending
- 1994-02-25 KR KR1019940003438A patent/KR940020509A/ko not_active Application Discontinuation
-
1995
- 1995-06-05 US US08/465,286 patent/US5563102A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100626775B1 (ko) * | 2004-02-16 | 2006-09-25 | 가부시키가이샤 고베 세이코쇼 | 자외선 센서 및 이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH077101A (ja) | 1995-01-10 |
US5563102A (en) | 1996-10-08 |
EP0613178A3 (en) | 1994-11-09 |
EP0613178A2 (en) | 1994-08-31 |
TW347149U (en) | 1998-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940020509A (ko) | 세라믹 및 차단 금속 층에 의해 환경으로부터 보호된 집적회로(Integrated circyits proted from the environment by ceramic and barrier metal layers) | |
TW330321B (en) | Semiconductor chips suitable for improved die testing | |
KR940004788A (ko) | 기밀 밀봉된 집적회로 | |
US5136364A (en) | Semiconductor die sealing | |
KR940008030A (ko) | 기밀 밀봉된 집적회로 | |
ES2187052T3 (es) | Sustrato transparente revestido de al menos una capa delgada. | |
IT7923271A0 (it) | Comprendente uno strato di nitruro struttura composita di passivazione di silicio (si3 n4) e uno strato di per un dispositivo semiconduttore vetro al fosfosilicato (psg) emetodo di fabbricazione di tale dispositivo. | |
EP0395072A3 (en) | Bonding pad used in semiconductor device | |
US4801560A (en) | Semiconductor processing utilizing carbon containing thick film spin-on glass | |
EP0756333A3 (en) | Photodetector element containing circuit element and manufacturing method thereof | |
US5820926A (en) | Process for forming and using a non-reactive anti-reflection coating | |
KR950021346A (ko) | 기밀 보호를 위해 표면안정화 및 금속화된 집적 회로 | |
KR960009207A (ko) | 포토 다이오드 내장 반도체 장치 | |
KR940004786A (ko) | 집적회로의 기밀 밀봉방법 | |
KR940004761A (ko) | 기밀 밀봉된 집적회로 | |
JPS59210656A (ja) | 半導体装置 | |
EP0851476A3 (en) | Double mask hermetic passivation method providing enhanced resistance to moisture | |
JPH02105556A (ja) | 半導体装置 | |
KR940008058A (ko) | 기밀 밀봉된 집적회로 | |
JPS6465867A (en) | Semiconductor integrated circuit device | |
KR950028022A (ko) | 반도체 소자의 패드 보호 구조 및 보호막 형성 방법 | |
JPH06310597A (ja) | 半導体装置 | |
JPH06283566A (ja) | 半導体装置およびその製造方法 | |
JPH0794639A (ja) | 半導体装置及び製造方法 | |
JPH01251758A (ja) | 高融点金属ゲートmos fet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |