KR940016746A - 크로스오버부분 단선 방지용 박막트랜지스터 제조방법 - Google Patents
크로스오버부분 단선 방지용 박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR940016746A KR940016746A KR1019920024955A KR920024955A KR940016746A KR 940016746 A KR940016746 A KR 940016746A KR 1019920024955 A KR1019920024955 A KR 1019920024955A KR 920024955 A KR920024955 A KR 920024955A KR 940016746 A KR940016746 A KR 940016746A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- dummy pattern
- thin film
- film transistor
- manufacturing thin
- Prior art date
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 스탭커버리지(Step-Coverage)에 의한 소스버스라인의 단선을 방지하도록 크로스오버부분 단선 방지용 TFT 제조방법에 관한 것으로서, 이러한 본 발명의 목적은 유리기판위에 게이트전극(1) 및 게이트 더미 패턴(2)을 형성시키는 제 1 공정과, 상기 제 1 공정 후 그위에 게이트 절연층(3)과 비정질 반도체층(4)을 연속하여 순차 적층하는 제 2 공정과, 상기 제 2 공정후 그위에 화소 더미 패턴(5)과 소스전극(6)을 적층시키는 제 3 공정을 이룸으로써 달성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래 박막트랜지스터의 평면도, 제 2 도는 제 1 도의 A-A'선 단면도, 제 3 도는 본 발명 크로스오버부분 단선 방지용 박막트랜지스터 평면도, 제 4 도는 제 3 도의 B-B'선 단면도, 제 5 도는 제 3 도의 제조공정도.
Claims (3)
- 유리기판위에 게이트전극(1) 및 게이트 더미 패턴(2)을 형성시키는 제 1 공정과, 상기 제 1 공정 후 그위에 게이트 절연층(3)과 비정질 반도체층(4)을 연속하여 순차적층하는 제 2 공정과, 상기 제 2 공정후 그위에 화소 더미 패턴(5)과 소스전극(6)을 적층시키는 제 3 공정을 포함하여 된 것을 특징으로 한 크로스오버부분 단선 방지용 박막트랜지스터 제조방법.
- 제 1 항에 있어서, 비정질 반도체층(4)은 상기 게이트 더미 패턴(2)의 끝부분과 인접하게 적층시키는 것을 특징으로 한 크로스오버부분 단선 방지용 박막 트랜지스터 제조방법.
- 제 1 항에 있어서, 화소전극(6)은 크로스오버부분에 상기 화소 더미 패턴(5)의 끝부분이 게이트라인의 끝부분과 인접하도록 적층시키는 것을 특징으로 한 크로스오버부분 단선방지용 박막 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024955A KR940016746A (ko) | 1992-12-21 | 1992-12-21 | 크로스오버부분 단선 방지용 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024955A KR940016746A (ko) | 1992-12-21 | 1992-12-21 | 크로스오버부분 단선 방지용 박막트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940016746A true KR940016746A (ko) | 1994-07-25 |
Family
ID=67214971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024955A KR940016746A (ko) | 1992-12-21 | 1992-12-21 | 크로스오버부분 단선 방지용 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940016746A (ko) |
-
1992
- 1992-12-21 KR KR1019920024955A patent/KR940016746A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2058513A1 (en) | Soi-type thin film transistor and manufacturing method therefor | |
| KR960042172A (ko) | 액정표시소자 및 그 제조방법 | |
| CA1308495C (en) | Thin film field effect transistor | |
| WO1994021102A3 (fr) | Procede de fabrication de transistors a couches minces etages directs | |
| KR940016746A (ko) | 크로스오버부분 단선 방지용 박막트랜지스터 제조방법 | |
| KR100237676B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR940016910A (ko) | 스탭 커버리지를 개선한 박막트랜지스터의 제조방법 | |
| ATE221254T1 (de) | Verfahren zur isolierung von transistoren | |
| KR960002910A (ko) | 액정표시장치용 탑게이트형 박막 트랜지스터 | |
| KR970054520A (ko) | 액정표시장치의 박막 트랜지스터 제조방법 | |
| KR19990033781A (ko) | 액정 표시 장치의 제조 방법 | |
| JPS6232651A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR960006086A (ko) | 이중 채널을 갖는 트랜지스터 및 그 제조방법 | |
| KR950004594A (ko) | 게이트 단차를 개선한 박막트랜지스터 | |
| KR940001454A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR970006739B1 (en) | Resonant tunneling transistor & method for manufacturing | |
| KR940003088A (ko) | 박막트랜지스터의 제조방법 | |
| KR940002645A (ko) | 액티브 매트릭스 액정표시소자 및 그 제조방법 | |
| KR980011848A (ko) | 비트라인 컨택 형성방법 | |
| JPS61173288A (ja) | 液晶パネル | |
| KR950004562A (ko) | 반도체 기억장치 제조방법 | |
| KR970000964B1 (en) | Thin film transistor array structure and producing method | |
| KR940003059A (ko) | 박막 트랜지스터 제조방법 | |
| KR970048852A (ko) | 박막 트랜지스터 채널부에 광차단막이 형성되어 있는 액정 표시 장치 및 그 제조 방법 | |
| KR930001494A (ko) | 반도체 소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |