KR940016676A - 반도체 소자의 다중 활성영역 형성방법 - Google Patents
반도체 소자의 다중 활성영역 형성방법 Download PDFInfo
- Publication number
- KR940016676A KR940016676A KR1019920024965A KR920024965A KR940016676A KR 940016676 A KR940016676 A KR 940016676A KR 1019920024965 A KR1019920024965 A KR 1019920024965A KR 920024965 A KR920024965 A KR 920024965A KR 940016676 A KR940016676 A KR 940016676A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon oxide
- active region
- oxide film
- semiconductor device
- junction
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로서 특히 P활성영역과 N활성영역 사이에 실리콘 산화막으로 격리를 하여 래치 업(LATCH-UP) 특성과 공정의 단순화를 기할수 있도록 한 반도체 소자의 다중 활성영역 형성방법에 관한 것이다. 이를 위하여 반도체 기판에 P이온을 주입 하고 열산화시켜 P활성영역 접합부 및 제 1 실리콘 산화막을 형성 하는 단계와, 상기 단계 후 감광막을 도포하고 사진식각하여 N활성영역을 정의하는 단계와, N활성영역의 제 1 실리콘 산화막을 식각하고 P활성영역 접합부를 실리콘 식각하여 N활성영역을 형성한 후 감광막 열산화 시켜 제 2 실리콘 산화막을 형성하는 단계와, N활성영역이 형성될 지역의 바닥에 있는 제 2 실리콘 산화막을 건식식각하여 제거한 다음 제 2 실리콘 산화막으로 사이드 월을 형성하고 에피택셜 성장시켜 N활성영역 접합부를 형성하는 단계와, 상기 단계 후 제 1 실리콘 산화막을 제거하여 P 및 N활성영역 접합부 사이에 두접합부를 격리시키는 제 2 실리콘 산화막을 잔류시키는 단계로 이루어진 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 반도체 소자의 다중 활성영역 형성 공정도.
Claims (1)
- 반도체 소자의 다중 활성영역 형성방법에 있어서, 반도체 기판에 P이온을 주입하고 열산화시켜 P활성영역 접합부 및 제 1 실리콘 산화막을 동시에 형성하는 단계와, 상기 단계 후 감광막을 도포하고 사진식각하여 N활성영역을 정의하는 단계와, N활성영역의 제 1 실리콘 산화막을 식각하고 P활성영역 접합부를 실리콘 식각하여 N활성영역을 형성한 후 감광막 제어 및 열산화 시켜 제 2 실리콘 산화막을 형성하는 단계와, N활성영역이 형성될 지역의 바닥에 있는 제 2 실리콘 산화막을 건식식각하여 제거한 다음 제 2 실리콘 산화막으로 사이드 월을 형성하고 에피택셜 성장시켜 N활성영역을 접합부를 형성하는 단계와, 상기 단계 후 제 1 실리콘 산화막을 제거하여 P 및 N활성영역 접합부 사이에 두접합부를 격리시키는 제 2 실리콘 산화막을 잔류시키는 단계로 이루어진 반도체 소자의 다중 활성영역 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024965A KR0135068B1 (ko) | 1992-12-22 | 1992-12-22 | 반도체 소자간의 다중 활성영역 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024965A KR0135068B1 (ko) | 1992-12-22 | 1992-12-22 | 반도체 소자간의 다중 활성영역 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016676A true KR940016676A (ko) | 1994-07-23 |
| KR0135068B1 KR0135068B1 (ko) | 1998-04-20 |
Family
ID=19346151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024965A KR0135068B1 (ko) | 1992-12-22 | 1992-12-22 | 반도체 소자간의 다중 활성영역 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0135068B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639198B1 (ko) * | 2000-06-01 | 2006-10-31 | 주식회사 하이닉스반도체 | 반도체 장치의 소자 분리막 형성방법 |
-
1992
- 1992-12-22 KR KR1019920024965A patent/KR0135068B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0135068B1 (ko) | 1998-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4487639A (en) | Localized epitaxy for VLSI devices | |
| EP0378894A3 (en) | Fabrication of gaas integrated circuits | |
| KR890008958A (ko) | 집적회로용 고전압 캐패시터 및 이의 형성 방법 | |
| KR940016676A (ko) | 반도체 소자의 다중 활성영역 형성방법 | |
| JPS63151047A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US5614434A (en) | Method for minimizing the encroachment effect of field isolation structure | |
| KR940001506B1 (ko) | 모오스 소자 격리 방법 | |
| JPH0612801B2 (ja) | 半導体装置およびその製造方法 | |
| KR100223852B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR970003532A (ko) | 반도체 소자의 소자간 분리막 제조 방법 | |
| JPS595645A (ja) | 半導体装置の製造方法 | |
| KR970054465A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR950034668A (ko) | 반도체소자의 소자분리산화막 제조방법 | |
| KR970003828A (ko) | 반도체 소자의 소자간 분리막 제조 방법 | |
| KR960026727A (ko) | 고주파 반도체 장치의 제조방법 | |
| KR930011159A (ko) | 반도체장치의 소자분리구조 및 그 제조방법 | |
| KR940016670A (ko) | 반도체 소자의 트윈웰 형성 및 격리방법 | |
| KR950004539A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR960002640A (ko) | 반도체 소자 및 그 제조방법 | |
| KR880013236A (ko) | 반도체 장치의 제조방법 | |
| KR950021399A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR940016924A (ko) | 고속소자용 트랜지스터 제조방법 | |
| KR940016846A (ko) | 셀비율이 향상된 에스램(sram) 셀 제조 방법 | |
| KR950021248A (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR910019115A (ko) | Locos 아이솔레이션 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |