KR940016249A - 다이나믹 램(dram) 리프레쉬용 콘트롤 회로 - Google Patents

다이나믹 램(dram) 리프레쉬용 콘트롤 회로 Download PDF

Info

Publication number
KR940016249A
KR940016249A KR1019920026860A KR920026860A KR940016249A KR 940016249 A KR940016249 A KR 940016249A KR 1019920026860 A KR1019920026860 A KR 1019920026860A KR 920026860 A KR920026860 A KR 920026860A KR 940016249 A KR940016249 A KR 940016249A
Authority
KR
South Korea
Prior art keywords
refresh
control means
signal
terminal
memory
Prior art date
Application number
KR1019920026860A
Other languages
English (en)
Other versions
KR960001110B1 (ko
Inventor
하재명
김대현
홍종혁
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920026860A priority Critical patent/KR960001110B1/ko
Publication of KR940016249A publication Critical patent/KR940016249A/ko
Application granted granted Critical
Publication of KR960001110B1 publication Critical patent/KR960001110B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 DRAM을 사용하는 시스템 상에서 전용 리프레쉬(Refresh) 회로를 통해 필요한 시그널을 생성하여 DRAM을 제어 할 수 있도록 한 DRAM 리프레쉬용 콘트롤 회로에 관한 것으로, 외부에서 비디오 클럭을 인가받고, 어드레스 출력을 내는 메모리 콘트롤 수단(1), 상기 메모리 콘트롤 수단(1)에 연결되어 외부에서 상기 비디오 클럭을 인가받아 동기되어 카운트를 계속 수행하며 내부 카운트값이 풀(full)이 되면 내부 제어에 의해 상기 메모리 콘트롤 수단(1)으로 리프레쉬 요구(ref req)신호를 출력하고 상기 메모리 콘트롤러(1)로 부터의 출력을 리프레쉬 클럭(ref )신호로 이용하며, 어드레스 출력을 내는 리프레쉬 콘트롤수단(2), 및 상기 메모리 콘트롤 수단(1)과 상기 리스레쉬 콘트롤 수단(2)으로 부터의 어드레스 신호를 인가받으며, 상기 메모리 콘트롤러(1)에 의해 제어되는 메모리 수단(3)을 구비하는 것을 특징으로 한다.

Description

다이나믹 램(DRAM) 리프레쉬용 콘트롤 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 리프레쉬 시스템의 블럭 구성도, 제 2 도는 리프레쉬 콘트롤러의 내부 회로 구성도.

Claims (2)

  1. 외부에서 비디오 클럭을 인가받고, 어드레스 출력을 내는 메모리 콘트롤 수단(1), 상기 메모리 콘트롤 수단(1)에 연결되어 외부에서 상기 비디오 클럭을 인가받아 동기되어 카운트를 계속 수행하며 내부 카운트값이 풀(full)이 되면 내부 제어에 의해 상기 메모리 콘트로 수단(1)으로 리프레쉬 요구(ref req)신호를 출력하고 상기 메모리 콘트롤러(1)로 부터의 출력을 리프레쉬 클럭(ref )신호로 이용하며, 어드레스 출력을 내는 리프레쉬 콘트롤수단(2), 및 상기 메모리 콘트롤 수단(1)과 상기 리프레쉬 콘트롤 수단(2)으로 부터의 어드레스 신호를 인가받으며, 상기 메모리 콘트롤러(1)에 의해 제어되는 메모리 수단(3)을 구비하는 것을 특징으로 하는 다이나믹 램(DRAM) 리프레쉬용 콘트롤 회로.
  2. 제 1 항에 있어서, 상기 리프레쉬 콘트롤 수단(2)는 , 외부로 부터 비디오 클럭을 인가받아 칩 인에이블 신호(CO)를 출력하는 리프레쉬 카운트 수단(4), 상기 메모리 콘트롤 수단(1)으로 부터 리프레쉬 클럭신호를 동기신호로 하여 리프레쉬 어드레스 신호를 출력하는 리프레쉬 어드레스 카운트 수단(5), 상기 리프레쉬 카운트 수단(4)으로 부터의 칩 인에이블 신호의 반전 신호를 D입력단으로 인가받고 상기 비디오 클럭에 동기되며, SDN(프리셋 단자) 단자로 리셋 신호를 인가받는 D플립-플롭(7), 상기 메모리 콘트롤 수단(1)으로 부터의 리프레쉬 인식신호를 SA(선택단자A)단자로 인가받고 DA(데이타 단자A)단자는 어스되어 있으며, 상기 비디오 클럭 신호에 동기되어 출력단자(Q)로 리프레쉬 요구 신호를 상기 메모리 콘트롤러(1)로 출력하며 그 출력신호는 다시 DB(데이타 단자B)단자로 피드백 되고, 출력단자(Qn)는 상기 리프레쉬 카운트 수단(4)의 칩 에이블 신호를 인가하는 MUX플립-플롭(8)을 부비하고 있는 것을 특지으로 하는 다이나믹 램(DRAM) 리프레쉬용 콘트롤 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920026860A 1992-12-30 1992-12-30 다이나믹 램(dram) 리프레쉬 시스템 KR960001110B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026860A KR960001110B1 (ko) 1992-12-30 1992-12-30 다이나믹 램(dram) 리프레쉬 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026860A KR960001110B1 (ko) 1992-12-30 1992-12-30 다이나믹 램(dram) 리프레쉬 시스템

Publications (2)

Publication Number Publication Date
KR940016249A true KR940016249A (ko) 1994-07-22
KR960001110B1 KR960001110B1 (ko) 1996-01-18

Family

ID=19348003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026860A KR960001110B1 (ko) 1992-12-30 1992-12-30 다이나믹 램(dram) 리프레쉬 시스템

Country Status (1)

Country Link
KR (1) KR960001110B1 (ko)

Also Published As

Publication number Publication date
KR960001110B1 (ko) 1996-01-18

Similar Documents

Publication Publication Date Title
KR900002306A (ko) 리프레쉬 제어회로
KR950012454A (ko) 다수의 내부 전원을 갖는 동적 메모리장치
KR940001163A (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
KR940010083A (ko) 동기식 반도체메모리장치의 데이타출력버퍼
IT1263856B (it) Dispositivo di memoria a semiconduttori di tipo dinamico atto a operare in un modo ad auto-rinfresco
KR960025733A (ko) 디램(dram) 리프레쉬 회로
KR970016970A (ko) 동기메모리의 고주파동작용 데이타 출력버퍼 제어방법
US6618457B1 (en) Apparatus and method for receiving external data signal to generate internal data signal
KR970705141A (ko) 컴퓨터 시스템의 edo drams의 버스트 율을 증가시키는 방법 및 장치(an apparatus and method for increasing the burst rate of edo drams in a computer system)
KR940016249A (ko) 다이나믹 램(dram) 리프레쉬용 콘트롤 회로
KR100296920B1 (ko) 반도체메모리장치의 데이터 기록 동작 제어 장치
KR100246787B1 (ko) 디램 리프레쉬신호 발생장치
KR930004945B1 (ko) 디램 제어기
KR970051226A (ko) 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로
KR20010004213A (ko) 쓰기 동작에서만 데이터, 데이터스트로브, 및 데이터마스크 버퍼를 활성화시키는 디디알 에스디램
KR20010035850A (ko) 듀얼 데이터 레이트 반도체 메모리 장치 및 데이터 스트로브 신호 출력방법
KR100286767B1 (ko) 디램의 자동 리프레시 회로
KR100349357B1 (ko) 데이타 마스킹 방법 및 회로
KR100612940B1 (ko) 데이터 출력 타이밍을 조절하는 메모리 장치
KR970076289A (ko) 고속 d-램 엑세스 방법
KR960015914A (ko) 반도체 기억소자
KR20000067558A (ko) 오토 리프레쉬회로
KR960038980A (ko) 반도체 메모리장치
KR940015831A (ko) 노트북피시 디램의 리프레쉬 변환로직회로
KR970051225A (ko) 다이나믹 로우어드레스버퍼의 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021223

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee