KR940011669B1 - 정보처리장치 - Google Patents

정보처리장치 Download PDF

Info

Publication number
KR940011669B1
KR940011669B1 KR1019910012189A KR910012189A KR940011669B1 KR 940011669 B1 KR940011669 B1 KR 940011669B1 KR 1019910012189 A KR1019910012189 A KR 1019910012189A KR 910012189 A KR910012189 A KR 910012189A KR 940011669 B1 KR940011669 B1 KR 940011669B1
Authority
KR
South Korea
Prior art keywords
interrupt
delay
request
delay interrupt
signal
Prior art date
Application number
KR1019910012189A
Other languages
English (en)
Other versions
KR920003173A (ko
Inventor
가츠히토 후쿠오카
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR920003173A publication Critical patent/KR920003173A/ko
Application granted granted Critical
Publication of KR940011669B1 publication Critical patent/KR940011669B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Abstract

내용 없음.

Description

정보처리장치
제1도는 본 발명에 따른 정보처리장치의 구성을 나타낸 블럭도.
제2도 내지 제4도는 종래의 정보처리장치의 구성을 나타낸 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 정보처리장치 3 : 명령실행장치
5 : 지연인터럽트장치 7 : DMASK 레지스터
9 : 요구기억장치 11 : 기억요소
13 : 선두포인터 15 : 공백포인터
23 : 메모리
[산업상의 이용분야]
본 발명은 지연인터럽트기능을 갖춘 정보처리장치에 관한 것이다.
[종래의 기술 및 그 문제점]
정보처리장치가 행해야 할 처리중에는, 일단 기동되면 중단없이 실행하지 않으면 안되는 처리(부가분의 처리/이하, 처리 P라고 한다)가 존재한다. 예컨대, 어떤 규정된 시간이내에 완료하지 않으면 안되는 처리, 또는 메모리내의 특정영역으로의 독출·기록이나 특정의 I/O장치로의 억세스 등 어떤 대상(R)을 조작하는 처리를 생각할 수 있다.
처리 P의 실행중에, 외부인터럽트 등에 의해 다른 처리 I를 실행할 필요가 생기는 경우가 있는데, 이러한 경우에는 처리 I를 즉석에서 실행할 수 없기 때문에, 처리 I의 실행요구를 기억하고 있다가 처리 P가 완료한 시점에서 처리 I를 실행하도록 하고 있다. 즉, 처리 I의 지연을 행하고 있다.
종래부터 정보처리장치에는 처리 I의 지연을 행하기 위해 지연인터럽트기능이 갖추어져 있다.
제2도는 지연인터럽트기능의 개요를 설명하기 위한 정보처리장치의 블럭도이다.
정보처리장치(21)는 메모리(23)로부터 프로그램을 독출하여 순차적으로 처리를 행하는 명령실행장치(25)를 포함하고 있는데, 이 명령실행장치(25)가 실행하는 처리중에는 부가분의 처리 P가 존재한다.
명령실행장치(25)가 처리 P의 실행중에 어떤 조건을 검출하여 다른 처리 I를 실행하는 요구가 발생하는 경우에는, 처리 I를 즉시 인터럽트시키는 대신에 지연인터럽트요구(201)를 지연인터럽트 기억회로(27)로 송출한다. 지연인터럽트 기억회로(27)는 이 요구를 기록한다.
지연인터럽트신호 발생회로(29)는 상기 지연인터럽트 기럭회로(27)에 기억된 내용에 따라 지연인터럽트신호(203)를 송출하고, 이 신호(203)는 지연인터럽트 금지회로(31)를 경유하여 명령실행장치(25)로 전송된다.
지연인터럽트 금지회로(31)는, 명령실행장치(25)의 상태 레지스터(33)의 내용이 처리 P인 것을 나타내는 값(D)인 동안에는 인터럽트신호(205)를 발생시키지 않고, 그 내용이 처리 P가 아니라는 것을 나타내는 값(E)이면 지연인터럽트신호(203)에 대응하는 인터럽트신호(205)를 명령실행장치(25)로 송출한다.
명령실행장치(25)는, 현재 실행중인 처리가 처리 P인 경우에는 이것을 나타내는 값(D)을 상태 레지스터(33)에 보존하고 있다. 상태 레지스터(33)의 내용이 값(D)인 동안에는 지연인터럽트 금지회로(31)는 인터럽트신호(205)를 발생하지 않는다. 명령실행장치(25)는 처리 P를 완료한 시점에서 상태 레지스터(33)의 내용을 처리 P가 아니라는 것을 나타내는 값(E)으로 되돌린다. 이 시점에서, 지연인터럽트 금지회로(31)는 인터럽트신호(205)를 발생하고, 명령실행장치(25)는 이 인터럽트신호(205)에 따라 현재의 처리를 중단하고 처리 I를 인터럽트시켜 실행한다.
다음으로, 지연인터럽트기능을 갖춘 종래의 정보처리장치를 설명한다.
제3도는 종래의 정보처리장치중의 하나를 나타낸 블럭도로, 이것은 문헌 「TRONCHIP 사양서 Ver 0.991(동경대학, 1988)」, pp92-95에 기재되어 있는 방법을 실시한 예이다.
이 정보처리장치(21)에는 DI(Delayed Interrupt)라 불리우는 4비트의 레지스터(35)가 있고, 여기에 H'0으로부터 H'f까지의 수치를 하나 기억할 수 있다(여기서, H'는 그것에 이어지는 수치가 16진수인 것을 표시한다).
또, 명령실행장치(25)는 IMASK라 불리우는 4비트의 레지스터(37)를 갖추고 있으며, 역시 H'0으로부터 H'f까지의 수치를 하나 기억하고 있다. DI(35)의 내용이 IMASK(37)의 내용보다 작은 경우에 비교기(比較器 ; 39)는 DI(35)의 내용을 인터럽트신호(205)로서 명령실행장치(25)로 송출하고, 명령실행장치(25)는 이것을 받아서 인터럽트처리를 실행한다.
통상, IMASK(37)는 값 H'f값를 기억하고, DI(35)는 값 H'f를 기억하고 있는 것으로 한다. 더욱이, 명령실행장치(25)에는 처리 I를 인터럽트신호 H'e에 대응한 인터럽트처리로서 등록해 둔다. 처리 P를 실행하기 전에는, 명령실행장치(25)는 IMASK(37)를 H'f보다 작은 값, 예컨대 H'e로 설정한다.
처리 P의 실행중에 처리 I의 실행요구가 발생한 경우에는, 즉시 처리 I를 실행하는 것이 아니라, DI(35)에 값 H'e를 기록하게 되는데, 이것이 지연인터럽트요구(201)로 된다. 그러나 이 시점에서는 DI(35)의 내용은 IMASK(37)의 내용보다 작지 않으므로, 비교기(39)는 인터럽트신호(205)를 발생하지 않는다.
명령실행장치(25)는 처리를 종료한 시점에서 IMASK(37)의 내용을 값 H'f로 되돌린다. 이 시점에서 DI(35)의 내용은 IMASK(37)의 내용보다 작아지므로, 비교기는 DI(35)의 내용 H'e를 인터럽트신호(205)로서 명령실행장치(25)로 송출한다. 이 신호(205)를 받아서 명령실행장치(25)는 현재의 처리를 중단하고, 인터럽트신호 H'e에 대응한 인터럽트처리 I를 실행하게 된다.
종래의 정보처리장치(21)에서는 처리 I의 실행중에는 처리 I의 실행을 하지 않고, 처리 I의 실행요구를 지연인터럽트요구(201)로서 기억하여 처리 P의 실행이 완료할 때까지 지연시키고 있다.
그렇지만, 정보처리장치(21)가 기억할 수 있는 지연인터럽트요구(201)는 하나만으로 제한된다. 상기의 예에서는 DI(35)에 지연인터럽트요구(210)로서 값 H'e가 기억되어 있지만, 다른 요구를 기억하고자 하여 값 H'd를 DI(35)에 기억시키면, 그전에 기억하고 있던 값 H'e가 소실된다. 그 결과, 처리 I의 실행요구가 없어지게 된다. 이와 같이, 이 정보처리장치(21)에서는 복수의 지연인터럽트요구(201)를 기억할 수 없다는 문제가 있었다.
다음으로, 다른 하나의 종래의 정보처리장치를 제4도를 참조하여 설명한다. 이것은 문헌 「프로그래밍과 아키텍쳐(CQ출판주식회사, 1984)」, pp236-237에 기재되어 있는 내용을 실시한 예이다.
이 정보처리장치(21)에는 SISR(Software Interrupt Summary Register)이라 불리우는 레지스터(41)가 있다. 이 레지스터(41)에는 15개의 비트가 있고, 각각에는 비트 H'0으로부터 비트 H'f까지의 비트번호가 붙여져 있다.
명령실행장치(25)는 IMASK(37)라 불리우는 4비트의 레지스터를 갖추고 있고, 여기에는 H'0으로부터 H'f까지의 수치를 하나 기억하고 있다.
프라이어리티 인코더(43)는 SISR(41)의 비트중에서 값 1이 격납되어 있는 비트중 비트번호가 가장 작은 비트번호를 출력한다.
비교기(39)는 이 비트번호와 IMASK(37)값을 비교하여 상기 비트번호가 IMASK(37)의 내용보다 큰 경우에 상기 비트번호를 인터럽트신호(205)로서 명령실행장치(25)로 송출한다. 명령실행장치(25)는 이 인터럽트신호(205)를 받아서 인터럽트처리를 실행한다.
IMASK(37)는 통상 H'0을 기억하고, SISR(41)은 통상 모든 비트가 0인 것으로 한다. 더욱이, 명령실행장치(25)에는 처리 I를 인터럽트신호 H'8에 대응한 인터럽트처리로서 등록해 놓고, 처리 P를 실행하기 전에는 명령실행장치(25)는 IMASK(37)를 H'8보다 큰 값, 예를 들면 H'f로 설정한다.
처리 P의 실행중에 다른 처리 I의 실행요구가 발생한 경우에는, 즉시 처리 I를 실행하는 것이 아니라, SISR(41)의 제H'8번 비트에 1을 기록한다. 이것이 지연인터럽트요구(201)로 된다. 그러나, 이 시점에서는 프라이어리티 인코더(43)의 출력(203)은 H'8로서 IMASK(37)의 내용보다 크지 않으므로, 비교기(39)는 인터럽트신호(205)를 발생하지 않는다.
명령실행장치(25)는 처리 P를 종료한 시점에서 IMASK(37)를 H'0로 되돌린다. 이 시점에서 비교기(39)의 출력은 IMASK(37)의 내용보다 커지므로, 비교기(39)는 프라이어리티 인코더(43)의 출력 H'8을 인터럽트신호(205)로서 명령실행장치(25)로 송출한다. 이 신호(205)를 받아서 명령실행장치(25)는 인터럽트신호 H'8에 대응한 인터럽트처리 I를 실행한다.
상기한 종래의 정보처리장치(21)에서는 실행요구를 15개까지 기억할 수 있다. 상기의 예에서는 처리 I의 실행요구로서 SISR(41)의 제H'8번 비트를 이용하였지만, 만일 또 다른 처리 J의 실행요구를 기억하고자 하는 경우에는, 예컨대 처리 J를 인터럽트신호 H'9에 대응한 인터럽트처리로서 미리 정보처리장치에 등록해 두고, 지연인터럽트요구(201)일 때에는 SISR(41)의 제H'9번 비트에 값 1을 기록하면 된다. 이에 따라, IMASK(37)의 내용이 H'9보다 작아진 시점에서 SISR(41)의 제H'9번 비트에 대응한 인터럽트가 발생하여 처리 J가 실행되고, 더욱이 IMASK(37)의 내용이 H'8보다 작아진 시점에서 SISR(41)의 제H'8번 비트에 대응한 인터럽트가 발생하여 처리 I가 실행된다.
그렇지만, 이 정보처리장치(21)에서는 지연인터럽트요구(201)는 요구의 발생순서에 관계없이 비트번호가 작은 것으로부터 차례로 처리된다. 또, SISR(4)의 각 비트에 대응하는 지연인터럽트요구(201)는 각각 1회씩밖에 기억할 수 없다. 만일 처리 I에 대하여 2회의 요구가 있고, SISR(41)의 제H'8번 비트에 값 1을 2회 기록해도 의미가 없다.
이상과 같이, 종래의 하나의 정보처리장치에서는 단일의 지연인터럽트요구를 기억하고 지연하는 것이 가능하지만, 지연인터럽트요구를 복수개 기억할 수 없다는 문제가 있었다. 또, 다른 하나의 정보처리장치에서는 복수의 지연인터럽트요구를 기억하는 것이 가능하지만, 지연인터럽트요구가 발생한 순서를 기억할 수 없다. 또, 동일한 지연인터럽트요구를 복수개 기억할 수 없다는 문제가 있었다.
[발명의 목적]
본 발명은 상기한 종래의 시정을 감안하여 발명된 것으로, 복수의 지연인터럽트요구를 기억하고, 요구의 순서에 따라 인터럽트를 발생시킬 수 있는 정보처리장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위해 본 발명의 정보처리장치는, 지연인터럽트신호를 접수할 것인가 아닌가를 나타내는 정보를 보존하는 상태 레지스터를 갖추고서, 지연인터럽트신호를 접수한 경우에는 인터럽트처리를 실행하고, 지연인터럽트 요구명령을 받는 경우에는 인터럽트동작 개시까지의 기간동안 지연인터럽트 요구명령으로 특정된 지연인터럽트처리를 지연시키도록 지연인터럽트 요구신호를 발생하는 명령실행장치와 ; 이 명령실행장치로부터 전송된 복수의 지연인터럽트 요구신호를 그 발생순서와 함께 기억하는 요구기억장치와, 이 요구기억장치에 기억된 지연인터럽트 요구신호중에서 맨 먼저 기억된 지연인터럽트 요구신호를 선택하여 대응하는 지연인터럽트신호를 발생하여 상기 명령실행장치에 전달하는 선택수단을 갖춘 지연인터럽트장치를 구비한 것을 특징으로 한다.
[작용]
상기한 구성으로 된 본 발명에 의하면, 정보처리장치에 지연인터럽트요구를 기억하는 요구기억장치를 설치한다. 이 기억장치는 복수의 지연인터럽트요구를 그 발생순서와 함께 기억한다. 요구기억장치의 내용은 그 기억순서에 따라 오래된 순서로 독출되어 인터럽트신호로서 출력되도록 되어 있다.
[실시예]
이하, 예시도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
[제1실시예]
제1도는 본 발명의 제1실시예에 따른 정보처리장치의 구성을 나타낸 블럭도로, 이 정보처리장치(1)에는 명령실행장치(3)와 지연인터럽트장치(5)가 설치되어 있다.
명령실행장치(3)는 외부인터럽트, 소프트웨어 인터럽트 및 지연인터럽트의 3종류의 인터럽트를 처리하는 것이다.
명령실행장치(3)는 외부인터럽트에 의해 기동되는 프로그램인 외부인터럽트 핸들러(EI)를 1종류 정의할 수 있다.
또, 명령실행장치(3)는 소프트웨어 인터럽트에 의해 기동되는 프로그램인 소프트웨어 인터럽트 핸들러(SI)를 1종류 정의할 수 있다. 명령실행장치(3)는 TRAP명령을 지니고 있고, 이 명령을 실행하면 소프트웨어 인터럽트를 일으킨다.
더욱이, 명령실행장치(3)는 지연인터럽트에 의해 기동되는 프로그램인 지연인터럽트 핸들러(I1, I2, I3)를 3종류 정의할 수 있다.
또, 명령실행장치(3)에는 1비트의 레지스터 DMASK(7)가 구비되어 있다. 이 DMASK(7)는 H'0 또는 H'1중 어느 하나의 수치를 기억하는 것으로, H'0이 기억되어 있을 때는 지연인터럽트 허가상태를 표시하고, H'1이 기억되어 있을 때는 지연인터럽트 금지상태를 표시한다.
명령실행장치(3)는 어느 지연인터럽트 핸들러(I1, I2, I3)를 기동할 때에도 DMASK(7)의 값을 H'1로 한다.
또, 명령실행장치(3)는 REIT명령을 지니고 있는데, 인터럽트 핸들러의 실행중에 이 명령을 실행하면 인터럽트 핸들러 기동이전의 상태로 복귀하고, 동시에 DMASK(7)의 값도 인터럽트 핸들러 기동이전의 상태로 복귀하여 인터럽트 핸들러 기동이전의 처리를 속행한다.
지연인터럽트 핸들러(I1)를 실행할 필요가 있는 경우에는, 명령실행장치(3)는 지연인터럽트 요구신호(101)를 H'1로 하여 지연인터럽트장치(5)로 송출한다. 마찬가지로 지연인터럽트 핸들러(I2)를 실행할 필요가 있는 경우에는 지연인터럽트요구신호(101)를 H'2로 하고, I3을 실행할 필요가 있는 경우에는 H'3으로 하여 송출한다.
지연인터럽트장치(5)에는 요구기억장치(9)가 구비되어 있는데, 이 요구기억장치(9)는 8개의 기억요소(11)로 구성되어 있다. 더욱이, 지연인터럽트장치(5)에는 선두포인터(13), 공백포인터(15)가 설치되어 있다. 이들 포인터(13, 14)는 각각 3비트로 구성되어 있고, H'0으로부터 H'7까지의 수치를 기억하는 것으로, 초기값은 H'0으로 되어 있다.
제1실시예에 따른 정보처리장치는 이와 같이 구성되어 있고, 다음에 이 정보처리장치의 동작을 설명한다.
지연인터럽트장치(5)는 지연인터럽트 요구신호(101)를 수신하면, 요구기억장치(9)중의 기억요소(11)중에서 공백포인터(15)가 나타내는 번호의 요소에 지연인터럽트 요구신호(101)의 값을 기록하고, 그 공백포인터(15)값에 H'1을 더한다. 만일 공백포인터(15)의 값이 H'7이었던 경우에는, H'1을 더함으로써 H'0으로 되돌려진다.
또, 지연인터럽트장치(5)는 선두포인터(13)의 값과 공백포인터(15)나의 값이 다른 경우에는, 적어도 하나의 지연인터럽트요구를 기억하고 있으므로, 요구기억장치(9)중의 기억요소(11)중에서 선두포인터(13)가 나타내고 있는 번호의 요소의 내용을 명령실행장치(3)에 대해 지연인터럽트신호(103)로서 송출한다. 명령실행장치(3)는, DMASK(7)의 값이 H'1이면 지연인터럽트신호(103)를 무시하고 실행을 계속하게 되지만, H'0이면 접수하여 지연인터럽트신호(103)의 값에 대응한 지연인터럽트 핸들러(I1, I2, O3)를 기동시키다.
지연인터럽트장치(5)는, 명령실행장치(3)가 지연인터럽트신호(103)를 접수하면, 선두포인터(13)의 내용에 H'1을 더한다. 만일 선두포인터(13)의 값이 H'7이었던 경우에는, H'1을 더함으로써 H'0으로 되돌려진다.
DMASK(7)의 값은 통상 H'0으로 되어 있다. 따라서, 명령실행장치(3)가 지연인터럽트 요구신호(101)로서 H'1을 송출한 때에 DMASK(7)의 값이 H'0이면, 지연인터럽트장치(5)는 지연인터럽트신호(103)로서 H'1을 송출한다. 그리고, 명령실행장치(3)는 즉시 지연인터럽트 핸들러(I1)를 기동시킨다.
그렇지만, 명령실행장치(3)가 이미 인터럽트를 접수하여 인터럽트 핸들러를 실행하고 있는 경우에는 DMASK(7)가 H'1로 되어 있기 때문에, 지연인터럽트신호(103)는 무시된다. 정보처리장치(1)가 REIT명령을 실행하여 DMASK(7)가 H'0으로 되돌려지면, 정보처리장치(1)는 지연인터럽트신호(103)를 접수하게 된다. 이와 같이, 명령실행장치(3)가 인터럽트 핸들러를 실행하고 있는 동안에는 지연인터럽트요구는 지연된다.
또, DMASK(7)가 H'1이고 지연인터럽트요구가 지연되고 있는 동안에는, 명령실행장치(3)는 지연인터럽트 요구신호(101)를 지연인터럽트장치(5)로 송출해도 좋고, 지연인터럽트장치(5)는 동일하게 해서 지연인터럽트요구를 요구기억장치(9)에 7개까지 축적할 수 있다.
복수의 지연인터럽트요구가 요구기억장치(9)에 저장되어 있는 경우에도, 맨 먼저 등록된 요구가 지연인터럽트신호(103)로서 송출된다. 이에 따라, REIT명령으로 DMASK(7)가 H'0이 된 순간에, 맨 먼저 등록된 지연인터럽트요구가 처리된다. 그 밖의 요구는 지연인터럽트 핸들러의 실행이 완료되고 REIT명령이 실행되기까지 지연된다.
이와 같이 제1실시예에 있어서는, 7개까지의 지연인터럽트요구를 지연인터럽트장치(5)에 기억하고, 명령실행장치(3)가 인터럽트 핸들러의 실행중인 동안에 지연시키며, 인터럽트 핸들러의 실행이 완료한 시점에서 하나씩 처리시키는 것이 가능하다.
[제2실시예]
제1실시예에서는 DMASK(7)를 1비트 구성으로 하였지만, 제2실시예에서는 DMASK(7)를 복수비트의 구성으로 하였다.
이 정보처리장치(1)는 명령실행장치(3)는, 지연인터럽트 핸들러(I1)의 실행중에는 DMASK(7)의 값이 H'1, I2의 실행중에는 H'2, I3의 실행중에는 H'3이 되도록 동작한다.
명령실행장치(3)가 발생하는 지연인터럽트요구는 제1실시예와 마찬가지로 지연인터럽트장치(5)에 저장된다. 지연인터럽트장치(5)는 지연인터럽트신호(103)를 발생하지만, 명령실행장치(3)는 지연인터럽트신호(103)가 DMASK(7)의 값보다 작은 경우에만 지연인터럽트신호(103)를 접수한다.
예컨대, 명령실행장치(3)가 지연인터럽트신호(103)로서 H'3을 접수하여 지연인터럽트 핸들러(I3)를 기동했다고 하면, 이 시점에서 DMASK(7)의 값은 H'3이 된다. 지연인터럽트장치(5)에 다음의 요구 H'2가 존재한 경우에는, 지연인터럽트장치(5)는 지연인터럽트신호(103)로서 H'2를 발생한다. 그러나, 이 값은 DMASK(7)의 값보다 작으므로, 명령실행장치(3)는 지연인터럽트신호(103)로서 H'2를 접수하여 지연인터럽트 핸들러(I2)를 기동한다. 그 결과, 먼저 기동된 지연인터럽트 핸들러(I3)는 I2가 완료하고 REIT명령이 실행된 다음에 실행되게 된다.
따라서, 제2실시예의 정보처리장치(1)에서는 지연인터럽트 핸들러(I3)의 실행중에도 I2가 실행되는 일이 있지만, I2의 실행중에는 I3은 기동되지 않고 지연된다.
이와 같이, 제2실시예에서는 지연인터럽트 핸들러에 우선순위 두는 것이 가능하다.
[제3실시예]
제3실시예에서는 요구기억장치(9)의 일부로서 메모리를 사용한다.
이 메모리내에 논리적인 링버퍼를 설치하거나, 혹은 메모리중에 큐구조의 기억영역을 설치한다. 지연인터럽트장치(5)가 지연인터럽트 요구순서와 함께 기억할 수 있으면, 메모리의 데이터구조는 상관없다.
이와 같은 메모리를 사용하면, 메모리의 풍부한 기억영역을 사용하여 지연인터럽트요구를 기억할 수 있다. 그 때문에, 기억할 수 있는 지연인터럽트수를 늘리는 것이 가능하게 된다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명의 정보처리장치에 의하면, 동작중에 발생한 지연인터럽트요구를 요구의 발생순서와 함께 기억하도록 함으로써, 지연인터럽트가 허가된 시점에서 지연인터럽트요구의 발생순서에 따라 순차적으로 인터럽트처리를 실행하는 것이 가능하게 된다.

Claims (1)

  1. 지연인터럽트(103)를 접수할 것인가 아닌가를 나타내는 정보를 보존하는 상태 레지스터(7)를 갖추고서, 지연인터럽트신호를 접수한 경우에는 인터럽트처리를 실행하고, 지연인터럽트 요구명령을 받은 경우에는 인터럽트동작 개시까지의 기잔동안 지연인터럽트 요구명령으로 특정된 지연인터럽트처리를 지연시키도록 지연인터럽트 요구신호(101)를 발생하는 명령실행장치(3)와, 상기 명령실행장치(3)로부터 전송된 복수의 지연인터럽트 요구신호를 그 발생순서와 함께 기억하는 요구기억장치(9)와, 이 요구기억장치(9)에 기억된 지연인터럽트 요구신호중에서 맨 먼저 기억된 지연인터럽트 요구신호를 선택하여 대응하는 지연인터럽트신호를 발생하여 상기 명령실행장치(3)에 전달하는 선택수단(13)을 갖춘 지연인터럽트(5)를 구비한 것을 특징으로 하는 정보처리장치.
KR1019910012189A 1990-07-17 1991-07-16 정보처리장치 KR940011669B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2187256A JPH0474229A (ja) 1990-07-17 1990-07-17 情報処理装置
JP02-187256 1990-07-17

Publications (2)

Publication Number Publication Date
KR920003173A KR920003173A (ko) 1992-02-29
KR940011669B1 true KR940011669B1 (ko) 1994-12-23

Family

ID=16202790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012189A KR940011669B1 (ko) 1990-07-17 1991-07-16 정보처리장치

Country Status (3)

Country Link
US (1) US5363506A (ko)
JP (1) JPH0474229A (ko)
KR (1) KR940011669B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461720A (en) * 1992-09-23 1995-10-24 International Business Machines Corporation System for increasing the efficiency of communications between controller and plurality of host computers by prohibiting retransmission of the same message for predetermined period of time
US5701501A (en) * 1993-02-26 1997-12-23 Intel Corporation Apparatus and method for executing an atomic instruction
US5745770A (en) * 1993-12-27 1998-04-28 Intel Corporation Method and apparatus for servicing simultaneous I/O trap and debug traps in a microprocessor
JPH0895798A (ja) * 1994-09-29 1996-04-12 Fujitsu Ltd データ処理装置
US5889973A (en) * 1995-03-31 1999-03-30 Motorola, Inc. Method and apparatus for selectively controlling interrupt latency in a data processing system
US5754866A (en) * 1995-05-08 1998-05-19 Nvidia Corporation Delayed interrupts with a FIFO in an improved input/output architecture
US5708817A (en) * 1995-05-31 1998-01-13 Apple Computer, Inc. Programmable delay of an interrupt
US5948093A (en) * 1996-02-09 1999-09-07 Advanced Micro Devices, Inc. Microprocessor including an interrupt polling unit configured to poll external devices for interrupts when said microprocessor is in a task switch state
US6115776A (en) * 1996-12-05 2000-09-05 3Com Corporation Network and adaptor with time-based and packet number based interrupt combinations
US5913049A (en) * 1997-07-31 1999-06-15 Texas Instruments Incorporated Multi-stream complex instruction set microprocessor
US6000029A (en) * 1997-11-03 1999-12-07 Motorola, Inc. Method and apparatus for affecting subsequent instruction processing in a data processor
US6185639B1 (en) * 1998-06-05 2001-02-06 International Business Machines Corporation System and method to reduce a computer system's interrupt processing overhead
US6477600B1 (en) * 1999-06-08 2002-11-05 Intel Corporation Apparatus and method for processing isochronous interrupts
JP2001022600A (ja) 1999-07-06 2001-01-26 Matsushita Electric Ind Co Ltd ディジタル信号処理装置
US6718413B1 (en) * 1999-08-31 2004-04-06 Adaptec, Inc. Contention-based methods for generating reduced number of interrupts
US6760799B1 (en) * 1999-09-30 2004-07-06 Intel Corporation Reduced networking interrupts
US7478186B1 (en) * 2004-06-03 2009-01-13 Integrated Device Technology, Inc. Interrupt coalescer for DMA channel
US7444449B2 (en) * 2006-02-09 2008-10-28 Sony Ericsson Mobile Communications Ab Method, computer program product and computer system for controlling execution of an interruption routine
JP5625710B2 (ja) 2010-10-05 2014-11-19 富士通セミコンダクター株式会社 シミュレーション装置、方法、及びプログラム
US9208113B2 (en) * 2013-01-15 2015-12-08 Apple Inc. Deferred inter-processor interrupts
DE112014006501T5 (de) * 2014-03-24 2017-01-05 Intel Corporation Synchronisierung der Unterbrechungsverarbeitung zur Verringerung des Stromverbrauchs

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49123546A (ko) * 1973-03-30 1974-11-26
DE2937777C2 (de) * 1979-09-19 1982-04-08 Ibm Deutschland Gmbh, 7000 Stuttgart Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage zur Programmunterbrechung und für die Durchführung erzwungener Operationen
US4271468A (en) * 1979-11-06 1981-06-02 International Business Machines Corp. Multiprocessor mechanism for handling channel interrupts
US4564903A (en) * 1983-10-05 1986-01-14 International Business Machines Corporation Partitioned multiprocessor programming system
EP0190370B1 (en) * 1984-12-31 1990-04-04 International Business Machines Corporation Device for improving the detection of non-operational states in a non-attended interrupt-driven processor
JPS6491228A (en) * 1987-09-30 1989-04-10 Takeshi Sakamura Data processor
US4843541A (en) * 1987-07-29 1989-06-27 International Business Machines Corporation Logical resource partitioning of a data processing system
US4862352A (en) * 1987-09-16 1989-08-29 Motorola, Inc. Data processor having pulse width encoded status output signal
JPH0272435A (ja) * 1988-09-08 1990-03-12 Fuji Electric Co Ltd 中央演算処理装置

Also Published As

Publication number Publication date
KR920003173A (ko) 1992-02-29
JPH0474229A (ja) 1992-03-09
US5363506A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
KR940011669B1 (ko) 정보처리장치
US4881228A (en) Debugging microprocessor
JPH05274259A (ja) シリアル入力インタフェース回路
JPH0612527B2 (ja) 割込み処理装置
US4056847A (en) Priority vector interrupt system
US5815733A (en) System for handling interrupts in a computer system using asic reset input line coupled to set of status circuits for presetting values in the status circuits
US5493664A (en) Microcomputer that transfers address and control to a debugging routine when an input address is a breakpoint address and a user accessible register for signalling if the breakpoint address is from the cache memory or a main memory
US4747045A (en) Information processing apparatus having an instruction prefetch circuit
JP3202497B2 (ja) 情報処理装置
US4800490A (en) Buffer storage control system having a priority circuit
US4259718A (en) Processor for a data processing system
US5835957A (en) System and method for a fast data write from a computer system to a storage system by overlapping transfer operations
US5586336A (en) Microcomputer capable of monitoring internal resources from external
US5291606A (en) Interrupt control unit
US5544341A (en) Data access apparatus for preventing further cache access in case of an error during block data transfer
US5774482A (en) Apparatus and method for processing errors associated with data transfers in a computer
JPS5826043B2 (ja) プロセツサのリセツト方式
JPS6074059A (ja) 記憶装置アクセス制御方式
KR20020054519A (ko) 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법.
JPH09167117A (ja) マイクロコンピュータおよびこれを用いたリアルタイムシステム
JP2988139B2 (ja) 割込み制御装置
JP2847863B2 (ja) マイクロプロセッサ割込み制御方式
JPS63120336A (ja) メモリアクセスモ−ド切替え方式
JP2555912B2 (ja) マイクロプロセッサ
SU886000A1 (ru) Устройство дл обработки прерываний

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee