JP5625710B2 - シミュレーション装置、方法、及びプログラム - Google Patents
シミュレーション装置、方法、及びプログラム Download PDFInfo
- Publication number
- JP5625710B2 JP5625710B2 JP2010226079A JP2010226079A JP5625710B2 JP 5625710 B2 JP5625710 B2 JP 5625710B2 JP 2010226079 A JP2010226079 A JP 2010226079A JP 2010226079 A JP2010226079 A JP 2010226079A JP 5625710 B2 JP5625710 B2 JP 5625710B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- group
- time
- priority
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
本実施形態に係るシミュレーション装置100の第一実施例について説明する。図2は、シミュレーション装置の第一実施例に係る機能構成例を示す図である。図2において、シミュレーション装置100は、主に、シミュレータ本体110と、タスクグループ切替制御部120とを有する。シミュレータ本体110と、タスクグループ切替制御部120とは、対応するプログラムをCPU11が実行することによって実現される。
delay["グループA"]=120msec
のように連想配列が構成される。
ステップS1にて、タスク追加部31が、割込み、タスク起動など、実行可能なタスクが登録されるイベントを発生する。
ステップS2にて、タスク追加部31によるイベント発生によって、グループ切換機構部32が駆動される。
ステップS9にて、グループ切換機構部32は、優先度変更の処理を終了すると、スケジューラ34を駆動する。
delay["グループB"]=150msec
のようにして割込み時刻が設定される。
第一実施例では、シミュレータ本体110から追加されたタスクを実行するために、タスクが所属するグループの優先度が高くなる時刻にイベントを発生させる仕組みであったが、タスクグループ切換制御部内にその仕組みを備える構成を第二実施例として以下に説明する。
delay["グループB"]=150msec
のようにして割込み時刻が設定される。
(付記1)
シミュレーションによるソフトウェアの検証において、実行するタスクを起動するイベントの発生時に、記憶領域に格納された複数のタスクグループに対するCPU割当ての優先度を管理する優先度管理テーブルを参照し、該複数のタスクグループの優先度を変更するグループ切換機構手段を有することを特徴とするシミュレーション装置。
(付記2)
前記グループ切換機構手段は、前記優先度管理テーブルで管理される前記タスクグループの優先度を切換える時刻を参照してシミュレーションの現在時刻から計算して、該現在時刻で優先されるタスクグループを決定することを特徴とする付記1記載のシミュレーション装置。
(付記3)
前記タスクの所属するタスクグループが優先的にCPUに割当てられる時刻に、前記イベントを遅延割込みさせて前記グループ切換機構手段を駆動する遅延割込み手段を更に有することを特徴とする付記1又は2記載のシミュレーション装置。
(付記4)
前記遅延割込み手段は、
前記優先度管理テーブルで管理される前記タスクが所属するタスクグループの優先度が高くなる時刻を参照してシミュレーションの現在時刻から計算して、該タスクグループの優先度が高くなる最も近い未来の時刻を決定することを特徴とする付記3記載のシミュレーション装置。
(付記5)
前記遅延割込み手段は、
シミュレータ本体のタイムホイールの前記遅延割込みさせる時刻にイベントを追加することを特徴とする付記3又は4記載のシミュレーション装置。
(付記6)
前記遅延割込み手段は、タイマモデルを有し、前記遅延割込みさせる時刻を該タイマモデルに設定して遅延させたイベントを発生させることを特徴とする付記3又は4記載のシミュレーション装置。
(付記7)
コンピュータがソフトウェアを検証するためのシミュレーション方法であって、該コンピュータが、
実行するタスクを起動するイベントの発生時に、記憶領域に格納された複数のタスクグループに対するCPU割当ての優先度を管理する優先度管理テーブルを参照し、該複数のタスクグループの優先度を変更するグループ切換機構手順を実行することを特徴とするシミュレーション方法。
(付記8)
前記タスクの所属するタスクグループが優先的にCPUに割当てられる時刻に、前記イベントを遅延割込みさせて前記グループ切換機構手段を駆動する遅延割込み手順を更に有することを特徴とする付記7記載のシミュレーション方法。
(付記9)
シミュレーション装置としてコンピュータを機能させるためのプログラムを格納した記憶媒体であって、該コンピュータが、
実行するタスクを起動するイベントの発生時に、記憶領域に格納された複数のタスクグループに対するCPU割当ての優先度を管理する優先度管理テーブルを参照し、該複数のタスクグループの優先度を変更するグループ切換機構手順を実行させるためのプログラムを格納したコンピュータ読取可能な記憶媒体。
(付記10)
前記タスクの所属するタスクグループが優先的にCPUに割当てられる時刻に、前記イベントを遅延割込みさせて前記グループ切換機構手段を駆動する遅延割込み手順を更に有することを特徴とする付記9記載のコンピュータ読取可能な記憶媒体。
(付記11)
シミュレーション装置としてコンピュータを機能させるためのプログラムであって、該コンピュータに、
実行するタスクを起動するイベントの発生時に、記憶領域に格納された複数のタスクグループに対するCPU割当ての優先度を管理する優先度管理テーブルを参照し、該複数のタスクグループの優先度を変更するグループ切換機構手順を実行させるためのプログラム。
(付記12)
前記タスクの所属するタスクグループが優先的にCPUに割当てられる時刻に、前記イベントを遅延割込みさせて前記グループ切換機構手段を駆動する遅延割込み手順を更に有することを特徴とする付記11記載のプログラム。
12 メモリユニット
13 表示ユニット
14 出力ユニット
15 入力ユニット
16 通信ユニット
17 記憶装置
18 ドライバ
19 記憶媒体
30 現在時刻更新部
30a 現在時刻管理領域
31 タスク追加部
32 グループ切換機構部
33 遅延割込み部
33−2 遅延割込み部
34 スケジューラ
35 タスク実行部
100 シミュレーション装置
110 シミュレータ本体
120 タスクグループ切換制御部
120−2 タスクグループ切換制御部
T21 優先度管理テーブル
T23 遅延割込みテーブル
TW タイムホイール
TM タイマモデル
Claims (7)
- シミュレーションによるソフトウェア検証のタスクを起動するイベント発生時に、記憶領域に格納された複数のタスクグループに対するCPU割当ての優先度を管理する優先度管理テーブルと前記優先度管理テーブルで管理される前記タスクグループの優先度を切換える時刻を参照し、前記シミュレーションの現在時刻から計算して、前記現在時刻で優先されるタスクグループを決定し、前記複数のタスクグループの優先度を変更するグループ切換機構手段を有することを特徴とするシミュレーション装置。
- 前記タスクの所属するタスクグループが優先的にCPUに割当てられる時刻に、前記イベントを遅延割込みさせて前記グループ切換機構手段を駆動する遅延割込み手段を更に有することを特徴とする請求項1記載のシミュレーション装置。
- 前記遅延割込み手段は、
前記優先度管理テーブルで管理される前記タスクが所属するタスクグループの優先度が高くなる時刻を参照して、前記現在時刻から計算して、前記タスクグループの優先度が高くなる前記現在時刻に最も近い未来の時刻を決定することを特徴とする請求項2記載のシミュレーション装置。 - 前記遅延割込み手段は、
シミュレータ本体の前記現在時刻を通知するタイムホイールの遅延割込みさせる割込み時刻に前記イベントを追加することを特徴とする請求項2又は3記載のシミュレーション装置。 - 前記遅延割込み手段は、割込み時刻を設定するタイマモデルを有し、前記タイマモデルに設定して遅延させた前記イベントを発生させることを特徴とする請求項2又は3記載のシミュレーション装置。
- コンピュータが、
ソフトウェア検証を実行するタスクを起動するイベントの発生時に、記憶領域に格納された複数のタスクグループに対するCPU割当ての優先度を管理する優先度管理テーブルと前記優先度管理テーブルで管理される前記タスクグループの優先度を切換える時刻を参照し、前記ソフトウェア検証するシミュレーションの現在時刻から計算して、前記現在時刻で優先されるタスクグループを決定し、前記複数のタスクグループの優先度を変更するグループ切換機構手順を実行することを特徴とするシミュレーション方法。 - シミュレーション装置としてコンピュータを機能させ、
ソフトウェア検証を実行するタスクを起動するイベントの発生時に、記憶領域に格納された複数のタスクグループに対するCPU割当ての優先度を管理する優先度管理テーブルと前記優先度管理テーブルで管理される前記タスクグループの優先度を切換える時刻を参照し、前記ソフトウェア検証するシミュレーションの現在時刻から計算して、前記現在時刻で優先されるタスクグループを決定し、前記複数のタスクグループの優先度を変更するグループ切換機構手順を前記コンピュータに実行させるためのプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010226079A JP5625710B2 (ja) | 2010-10-05 | 2010-10-05 | シミュレーション装置、方法、及びプログラム |
US13/198,828 US9058207B2 (en) | 2010-10-05 | 2011-08-05 | Simulation apparatus, method, and computer-readable recording medium |
EP11176656.4A EP2447837A3 (en) | 2010-10-05 | 2011-08-05 | Simulation apparatus, method, and computer-readable recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010226079A JP5625710B2 (ja) | 2010-10-05 | 2010-10-05 | シミュレーション装置、方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012079241A JP2012079241A (ja) | 2012-04-19 |
JP5625710B2 true JP5625710B2 (ja) | 2014-11-19 |
Family
ID=44508884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010226079A Expired - Fee Related JP5625710B2 (ja) | 2010-10-05 | 2010-10-05 | シミュレーション装置、方法、及びプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US9058207B2 (ja) |
EP (1) | EP2447837A3 (ja) |
JP (1) | JP5625710B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10666596B2 (en) | 2011-12-12 | 2020-05-26 | Pure Storage, Inc. | Messaging via a shared memory of a distributed computing system |
JP6540107B2 (ja) | 2015-03-09 | 2019-07-10 | 富士通株式会社 | 並列演算装置、並列演算システム、およびジョブ制御プログラム |
US10521267B2 (en) * | 2015-12-21 | 2019-12-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Priority trainer for many core processing system |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0474229A (ja) | 1990-07-17 | 1992-03-09 | Toshiba Corp | 情報処理装置 |
JPH10289114A (ja) | 1997-04-14 | 1998-10-27 | Sony Corp | マルチタスク制御方法、マルチタスク制御プログラムを記録した記録媒体、およびマルチタスク制御プログラムを組み込んだ電子機器 |
EP1022654A3 (en) * | 1999-01-14 | 2001-02-14 | Interuniversitair Microelektronica Centrum Vzw | Concurrent timed digital system design method and environment |
JP2001236236A (ja) | 2000-02-25 | 2001-08-31 | Nec Microsystems Ltd | タスク制御装置およびそのタスクスケジューリング方法 |
JP3891936B2 (ja) * | 2001-02-28 | 2007-03-14 | 富士通株式会社 | 並列プロセス実行方法、及びマルチプロセッサ型コンピュータ |
US20030037091A1 (en) | 2001-08-09 | 2003-02-20 | Kozo Nishimura | Task scheduling device |
US7150021B1 (en) * | 2001-10-12 | 2006-12-12 | Palau Acquisition Corporation (Delaware) | Method and system to allocate resources within an interconnect device according to a resource allocation table |
JP2003186686A (ja) * | 2001-12-19 | 2003-07-04 | Canon Inc | リソース制御装置、方法及び記憶媒体 |
TW200502847A (en) * | 2003-07-08 | 2005-01-16 | Benq Corp | Control device and method for reducing number of interrupts in a processor |
US8161453B2 (en) * | 2004-11-16 | 2012-04-17 | Rabih Chrabieh | Method and apparatus for implementing task management of computer operations |
FR2882169B1 (fr) * | 2005-02-14 | 2007-05-25 | Cofluent Design Sarl | Procede de simulation d'un systeme complexe incluant une hierarchie d'ordonnanceurs, produit programme d'ordinateur et moyen de stockage correspondants |
US7802256B2 (en) * | 2005-06-27 | 2010-09-21 | Microsoft Corporation | Class scheduler for increasing the probability of processor access by time-sensitive processes |
JP2007133723A (ja) * | 2005-11-11 | 2007-05-31 | Hitachi Ltd | マルチプロセッサ、タスクスケジューリング方法、及びコンパイラ |
US7801635B2 (en) * | 2007-01-30 | 2010-09-21 | Tokyo Electron Limited | Real-time parameter tuning for etch processes |
JP2009025939A (ja) * | 2007-07-18 | 2009-02-05 | Renesas Technology Corp | タスク制御方法及び半導体集積回路 |
US8117621B2 (en) * | 2007-10-24 | 2012-02-14 | International Business Machines Corporation | Simulating a multi-queue scheduler using a single queue on a processor |
JP2009110404A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Corp | 仮想計算機システム及び同システムにおけるゲストosスケジューリング方法 |
US7957950B2 (en) * | 2008-02-28 | 2011-06-07 | Oki Semiconductor Co., Ltd. | Hard/soft cooperative verifying simulator |
US8392924B2 (en) | 2008-04-03 | 2013-03-05 | Sharp Laboratories Of America, Inc. | Custom scheduling and control of a multifunction printer |
JP5293165B2 (ja) * | 2008-12-25 | 2013-09-18 | 富士通セミコンダクター株式会社 | シミュレーション支援プログラム、シミュレーション装置、およびシミュレーション支援方法 |
-
2010
- 2010-10-05 JP JP2010226079A patent/JP5625710B2/ja not_active Expired - Fee Related
-
2011
- 2011-08-05 EP EP11176656.4A patent/EP2447837A3/en not_active Ceased
- 2011-08-05 US US13/198,828 patent/US9058207B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2447837A2 (en) | 2012-05-02 |
US20120204184A1 (en) | 2012-08-09 |
US9058207B2 (en) | 2015-06-16 |
EP2447837A3 (en) | 2014-04-09 |
JP2012079241A (ja) | 2012-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6383518B2 (ja) | 仮想マシンモニター及び仮想マシンモニターのスケジューリング方法 | |
US9477460B2 (en) | Non-transitory computer-readable storage medium for selective application of update programs dependent upon a load of a virtual machine and related apparatus and method | |
JP2007034414A5 (ja) | ||
US7555671B2 (en) | Systems and methods for implementing reliability, availability and serviceability in a computer system | |
JP5625710B2 (ja) | シミュレーション装置、方法、及びプログラム | |
JP2020513613A (ja) | 電力パフォーマンス管理のためのアプリケーションプロファイリング | |
WO2007099624A1 (ja) | コンピュータシステムの時刻管理制御方法及びコンピュータシステム | |
CN102736954A (zh) | 通过禁用应用来解决系统退化 | |
JP2019114173A (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP5621613B2 (ja) | 情報処理装置、制御方法及びプログラム | |
WO2015075803A1 (ja) | 情報処理装置、方法、プログラム及び記録媒体 | |
JP2011108140A (ja) | データ処理装置 | |
JP2636722B2 (ja) | マルチタスク実行管理方式 | |
JP2009116618A (ja) | 情報処理装置 | |
WO2010103727A1 (ja) | マルチタスクシステムにおけるシステム起動方法 | |
JP2018018446A (ja) | 並列処理装置、並列処理装置の電源制御プログラム、及び並列処理装置の電源制御方法 | |
JP2010102567A (ja) | 周期駆動タスク実行装置、周期駆動タスク実行方法及びプログラム | |
JP2007193744A (ja) | 情報処理装置、プログラム、およびスケジューリング方法 | |
CN110795223A (zh) | 一种针对资源统一管理的集群调度系统及方法 | |
JP4297796B2 (ja) | プラント監視操作装置 | |
CN111124686B (zh) | 资源调度方法、装置及相关设备 | |
JP2011209846A (ja) | マルチプロセッサシステムとそのタスク割り当て方法 | |
JP2005135137A (ja) | 仮想計算機システム | |
WO2019188171A1 (ja) | コード生成方法、コード生成装置 | |
JP2015191282A (ja) | ジョブスケジュールプログラム、ジョブスケジュール方法、及びジョブスケジュール装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5625710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |