JP2007193744A - 情報処理装置、プログラム、およびスケジューリング方法 - Google Patents
情報処理装置、プログラム、およびスケジューリング方法 Download PDFInfo
- Publication number
- JP2007193744A JP2007193744A JP2006013750A JP2006013750A JP2007193744A JP 2007193744 A JP2007193744 A JP 2007193744A JP 2006013750 A JP2006013750 A JP 2006013750A JP 2006013750 A JP2006013750 A JP 2006013750A JP 2007193744 A JP2007193744 A JP 2007193744A
- Authority
- JP
- Japan
- Prior art keywords
- real
- time
- processing
- processor
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
【解決手段】マルチプロセッサ11、12でリアルタイム処理を実行する情報処理装置である。第1のプロセッサ11は、リアルタイム性の高い第1の処理と、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできる優先順位の低い第2の処理とを受け持つ。第2のプロセッサ12は、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできない優先順位の高い第3の処理を実行する。そして、第1のプロセッサ11は、第2の処理を実行中に第1の処理の要求があると、第2の処理から第1の処理に切り換える。
【選択図】図1
Description
マルチプロセッサでリアルタイム処理を実行する情報処理装置であって、
リアルタイム性の高い第1の処理と、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできる優先順位の低い第2の処理とを受け持っており、前記第2の処理を実行中に前記第1の処理の要求があると、前記第2の処理から前記第1の処理に切り換える第1のプロセッサと、
リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできない優先順位の高い第3の処理を実行する第2のプロセッサとを有している。
前記第3の処理は、前記リアルタイム性の低い処理の中の、前記カーネルの提供する機能を使用しない処理であるとしてもよい。
一方、割り込みが発生した時点(図4の時刻T1)で第2のプロセッサ12が実行していたその他の処理36がカーネルの機能を使用していれば、スケジューリング処理35が終了したとき(図4の時刻T4)に直ちに表示データ出力処理34に切り換えることはできない。その場合、その他の処理36がカーネル機能を使い終わるか、または自らプロセッサの使用権を手放すまで、スケジュール処理35によって選択された表示データ出力処理34の実行は延期される。
11 第1のプロセッサ
12 第2のプロセッサ
21 測定装置群
22 表示装置
31 測定データ入力処理
32 表示処理
33 表示データ作成処理
34 表示データ出力処理
35 スケジューリング処理
36 その他の処理
101〜106 ステップ
Claims (7)
- マルチプロセッサでリアルタイム処理を実行する情報処理装置であって、
リアルタイム性の高い第1の処理と、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできる優先順位の低い第2の処理とを受け持っており、前記第2の処理を実行中に前記第1の処理の要求があると、前記第2の処理から前記第1の処理に切り換える第1のプロセッサと、
リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできない優先順位の高い第3の処理を実行する第2のプロセッサとを有する情報処理装置。 - 前記第2の処理は、前記リアルタイム性の低い処理の中の、カーネルの提供する機能を使用する処理であり、
前記第3の処理は、前記リアルタイム性の低い処理の中の、前記カーネルの提供する機能を使用しない処理である、請求項1に記載の情報処理装置。 - 前記第1のプロセッサは、前記第2の処理を実行中に前記第1の処理の要求があると、実行順序を決めるスケジューリング処理を行った直後に、前記第2の処理から前記第1の処理に切り換える、請求項1または2に記載の情報処理装置。
- リアルタイム処理をマルチプロセッサのコンピュータに実行させるためのプログラムであって、
リアルタイム性の高い第1の処理と、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできる優先順位の低い第2の処理とを第1のプロセッサに割り当て、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできない優先順位の高い第3の処理を第2のプロセッサに割り当てる手順と、
前記第1のプロセッサにおいて、前記第2の処理を実行中に前記第1の処理の要求があると、前記第2の処理から前記第1の処理に切り換える手順とを実行させるためのプログラム。 - 前記第2の処理は、前記リアルタイム性の低い処理の中の、カーネルの提供する機能を使用する処理であり、
前記第3の処理は、前記リアルタイム性の低い処理の中の、前記カーネルの提供する機能を使用しない処理である、請求項4に記載のプログラム。 - 前記第2の処理を実行中に前記第1の処理の要求があると、実行順序を決めるスケジューリング処理を行なった直後に前記第2の処理から前記第1の処理に切り換える、請求項4または5に記載のプログラム。
- マルチプロセッサでリアルタイム処理を実行する情報処理装置におけるスケジューリング方法であって、
リアルタイム性の高い第1の処理と、リアルタイム性の低い処理の中で優先順位の低い第2の処理とを第1のプロセッサに割り当て、リアルタイム性の低い処理の中で優先順位の高い第3の処理を第2のプロセッサに割り当てるステップと、
前記第1のプロセッサにて、前記第2の処理を実行中に前記第1の処理の要求があると、前記第2の処理から前記第1の処理に切り換えるステップとを有するスケジューリング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006013750A JP2007193744A (ja) | 2006-01-23 | 2006-01-23 | 情報処理装置、プログラム、およびスケジューリング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006013750A JP2007193744A (ja) | 2006-01-23 | 2006-01-23 | 情報処理装置、プログラム、およびスケジューリング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007193744A true JP2007193744A (ja) | 2007-08-02 |
Family
ID=38449377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006013750A Withdrawn JP2007193744A (ja) | 2006-01-23 | 2006-01-23 | 情報処理装置、プログラム、およびスケジューリング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007193744A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009175971A (ja) * | 2008-01-23 | 2009-08-06 | Hitachi Ltd | 制御装置 |
JP2010020650A (ja) * | 2008-07-14 | 2010-01-28 | Sony Corp | 情報処理システム及び情報処理方法、ロボットの制御システム及び制御方法、並びコンピュータ・プログラム |
JP2010226283A (ja) * | 2009-03-23 | 2010-10-07 | Konica Minolta Business Technologies Inc | 情報処理装置 |
-
2006
- 2006-01-23 JP JP2006013750A patent/JP2007193744A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009175971A (ja) * | 2008-01-23 | 2009-08-06 | Hitachi Ltd | 制御装置 |
US8095695B2 (en) | 2008-01-23 | 2012-01-10 | Hitachi, Ltd. | Control apparatus for process input-output device |
US8423681B2 (en) | 2008-01-23 | 2013-04-16 | Hitachi, Ltd. | Control apparatus for process input-output device |
JP2010020650A (ja) * | 2008-07-14 | 2010-01-28 | Sony Corp | 情報処理システム及び情報処理方法、ロボットの制御システム及び制御方法、並びコンピュータ・プログラム |
JP4577422B2 (ja) * | 2008-07-14 | 2010-11-10 | ソニー株式会社 | 情報処理システム及び情報処理方法、ロボットの制御システム及び制御方法、並びコンピュータ・プログラム |
JP2010226283A (ja) * | 2009-03-23 | 2010-10-07 | Konica Minolta Business Technologies Inc | 情報処理装置 |
US8416430B2 (en) | 2009-03-23 | 2013-04-09 | Konica Minolta Business Technologies, Inc. | Information processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9870252B2 (en) | Multi-threaded processing with reduced context switching | |
EP2473914B1 (en) | Hardware-based scheduling of graphics processor unit (gpu) work | |
WO2012001835A1 (ja) | マルチプロセッサシステム | |
JP5673672B2 (ja) | マルチコアプロセッサシステム、制御プログラム、および制御方法 | |
US20230127112A1 (en) | Sub-idle thread priority class | |
US20130125131A1 (en) | Multi-core processor system, thread control method, and computer product | |
JP2005190207A (ja) | 割り込み制御装置、制御方法 | |
JP5726006B2 (ja) | タスクおよびリソースのスケジューリング装置及びその方法並びに制御装置 | |
CN109491780B (zh) | 多任务调度方法及装置 | |
EP2159691A1 (en) | Simultaneous multithreaded instruction completion controller | |
CN109766168B (zh) | 任务调度方法和装置、存储介质以及计算设备 | |
JP2007193744A (ja) | 情報処理装置、プログラム、およびスケジューリング方法 | |
Abeni et al. | EDF scheduling of real-time tasks on multiple cores: Adaptive partitioning vs. global scheduling | |
JP2006146758A (ja) | コンピュータシステム | |
JP2005092780A (ja) | リアルタイムプロセッサシステム及び制御方法 | |
JP2009175960A (ja) | 仮想マルチプロセッサシステム | |
JP6368452B2 (ja) | 非同期のデバイスによって実行されるタスクのスケジューリングの向上 | |
JP2008033577A (ja) | マルチタスクスケジューリング機能搭載装置及びプログラム | |
KR101349561B1 (ko) | 임계성에 기초한 파티션 스케쥴링 장치 및 방법 | |
US9058207B2 (en) | Simulation apparatus, method, and computer-readable recording medium | |
Wada et al. | Fast interrupt handling scheme by using interrupt wake-up mechanism | |
JP2005316679A (ja) | 並列演算処理装置 | |
Belagali et al. | Implementation and validation of dynamic scheduler based on LST on FreeRTOS | |
JP2016184315A (ja) | 電子制御装置 | |
Labrosse | Operating systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080827 |
|
A521 | Written amendment |
Effective date: 20081023 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090427 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A761 | Written withdrawal of application |
Effective date: 20100419 Free format text: JAPANESE INTERMEDIATE CODE: A761 |