JP2007193744A - 情報処理装置、プログラム、およびスケジューリング方法 - Google Patents

情報処理装置、プログラム、およびスケジューリング方法 Download PDF

Info

Publication number
JP2007193744A
JP2007193744A JP2006013750A JP2006013750A JP2007193744A JP 2007193744 A JP2007193744 A JP 2007193744A JP 2006013750 A JP2006013750 A JP 2006013750A JP 2006013750 A JP2006013750 A JP 2006013750A JP 2007193744 A JP2007193744 A JP 2007193744A
Authority
JP
Japan
Prior art keywords
real
time
processing
processor
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006013750A
Other languages
English (en)
Inventor
Takashi Horikawa
隆 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006013750A priority Critical patent/JP2007193744A/ja
Publication of JP2007193744A publication Critical patent/JP2007193744A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Multi Processors (AREA)

Abstract

【課題】プロセッサの利用効率の低下を抑え、かつリアルタイム処理を迅速に実行することのできる、マルチプロセッサによりリアルタイム処理を実行する情報処理装置を提供する。
【解決手段】マルチプロセッサ11、12でリアルタイム処理を実行する情報処理装置である。第1のプロセッサ11は、リアルタイム性の高い第1の処理と、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできる優先順位の低い第2の処理とを受け持つ。第2のプロセッサ12は、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできない優先順位の高い第3の処理を実行する。そして、第1のプロセッサ11は、第2の処理を実行中に第1の処理の要求があると、第2の処理から第1の処理に切り換える。
【選択図】図1

Description

本発明は、リアルタイム処理を行なう情報処理装置に関する。
リアルタイム処理ではコンピュータシステムは許容時間内に処理を完了させる必要がある。このようなリアルタイム処理を実行することを目的としたコンピュータシステムをリアルタイムシステムと呼ぶことがある。
リアルタイムシステムの構成には様々なものがあるが、例えば、マルチプロセッサとノンプリエンプティブOSで構成されたものがある。マルチプロセッサでリアルタイム処理を実行するシステムが特許文献1に開示されている。ノンプリエンプティブOSは、カーネル実行中にプロセスの切り替えを行なわないため、プリエンプティブOSに比べて処理が単純である。
マルチプロセッサとノンプリエンプティブOSによるリアルタイムシステムは、一例としてハードウェア割り込みでリアルタイム処理を起動する。図6は、マルチプロセッサとノンプリエンプティブOSで構成された従来のリアルタイムシステムによる処理の切り替わりの様子を示すタイミング図である。図6に示す例は、マルチプロセッサの中の特定のプロセッサのみでリアルタイム処理を実行する構成である。ここではリアルタイム性の高い処理をリアルタイム処理といい、リアルタイム性の低い処理を非リアルタイム処理ということにする。図中において、カーネル実行中を黒いバーで示し、アプリケーション実行中を白いバーで示し、スケジュール待ちをハッチングされたバーで示している。また、ハードウェア割り込みの発生を矢印で示している。
図6を参照すると、非リアルタイム処理によりカーネルを実行している状態で、時刻T1にハードウェア割り込みが発生している。ノンプリエンプティブOSはカーネル実行中にプロセスの切り替えを行なわないので、プリエンプションによりリアルタイム処理を直ちに起動することができない。そのため、リアルタイム処理は、スケジュール待ちの状態となり、非リアルタイム処理がカーネルの実行を終了するか、プロセッサの使用権を手放すまで起動を待たされることとなる。図6では、時刻T2に非リアルタイム処理によるカーネルの実行が終了してからリアルタイム処理が起動されている。
その結果、リアルタイムシステムの動作状況によっては、リアルタイム処理の実行が許容時間を超えてしまう場合があった。
リアルタイム処理の実行を早めるスケジューリング方法として、マルチプロセッサの複数のプロセッサでリアルタイム処理を実行可能とする方法が考えられる。
図7は、マルチプロセッサとノンプリエンプティブOSで構成された従来の他のリアルタイムシステムによる処理の切り替わりの様子を示すタイミング図である。ここではプロセッサaとプロセッサbの2つがあるものとする。
図7を参照すると、非リアルタイム処理によりプロセッサaがカーネルを実行している状態で、時刻T1にハードウェア割り込みが発生している。このときプロセッサbは空いているとすると、リアルタイム処理はプロセッサbに割り当てられる。その結果、リアルタイム処理はプロセッサbで実行され、リアルタイム性が確保される。
リアルタイム処理の実行を早める他のスケジューリング方法として、マルチプロセッサのいずれかのプロセッサをリアルタイム処理の専用とする方法が考えられる。
図8は、マルチプロセッサとノンプリエンプティブOSで構成された従来の更に他のリアルタイムシステムによる処理の様子を示すタイミング図である。図8を参照すると、リアルタイム処理に専用のプロセッサがあるので、ハードウェア割り込みが発生すると即座に実行することができる。
特開2005−43959号公報
図7に示した従来のリアルタイムシステムでは、リアルタイム処理が起動毎に異なるプロセッサで実行されることがある。図7の例では、時刻T1のリアルタイム処理はプロセッサbで、時刻T2のリアルタイム処理はプロセッサaで実行されている。
ところで、マルチプロセッサでは各CPUがキャッシュメモリを備える構成が考えられる。キャッシュメモリがある場合、過去に使用した命令コードやデータがキャッシュメモリに残っていれば、キャッシュメモリ上のものを使用することで処理を高速化できる。
しかし、複数のプロセッサがリアルタイム処理を実行できる構成では、リアルタイム処理が複数のプロセッサに分散されることになるので、キャッシュヒットの確率が低下してしまう。その結果、キャッシュメモリによる高速化の効果が十分に発揮できず十分な処理速度が得られない可能性があった。
一方、図8に示した従来のリアルタイムシステムでは、リアルタイム処理が無い間はリアルタイム処理のために確保されているプロセッサが利用されず、プロセッサの利用効率が低下してしまう。図8の例では、時刻T1から時刻T2の間は、リアルタイム処理のために確保されているプロセッサが利用されていない。
本発明の目的は、プロセッサの利用効率の低下を抑え、かつリアルタイム処理を迅速に実行することのできる、マルチプロセッサによりリアルタイム処理を実行する情報処理装置を提供することである。
上記目的を達成するために、本発明の情報処理装置は、
マルチプロセッサでリアルタイム処理を実行する情報処理装置であって、
リアルタイム性の高い第1の処理と、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできる優先順位の低い第2の処理とを受け持っており、前記第2の処理を実行中に前記第1の処理の要求があると、前記第2の処理から前記第1の処理に切り換える第1のプロセッサと、
リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできない優先順位の高い第3の処理を実行する第2のプロセッサとを有している。
本発明によれば、第1のプロセッサは、リアルタイム処理を行っていないときにはリアルタイムが要求されず優先順位の低い処理を実行することができるので、プロセッサの利用効率の低下を抑えることができる。また、第1のプロセッサにてリアルタイム性の低い処理を実行中にリアルタイム性の高い処理の要求があると迅速にリアルタイム処理を起動することができるので、要求されるリアルタイム性を確保することができる。
また、前記第2の処理は、前記リアルタイム性の低い処理の中の、カーネルの提供する機能を使用する処理であり、
前記第3の処理は、前記リアルタイム性の低い処理の中の、前記カーネルの提供する機能を使用しない処理であるとしてもよい。
また、前記第1のプロセッサは、前記第2の処理を実行中に前記第1の処理の要求があると、実行順序を決めるスケジューリング処理を行った直後に、前記第2の処理から前記第1の処理に切り換えるとしてもよい。
本発明によれば、プロセッサの利用効率の低下を抑え、要求されるリアルタイム性を確保することができる。
本発明を実施するための形態について図面を参照して詳細に説明する。
図1は、本発明の実施形態による情報処理装置の構成を示すブロック図である。図1を参照すると、本実施形態の情報処理装置10は、マルチプロセッサによりリアルタイム処理を実行するリアルタイムシステムであり、第1のプロセッサ11と第2のプロセッサ12を有している。ここでは2つのプロセッサから構成されるマルチプロセッサの例を示すが、プロセッサは複数であればよく、3つ以上であってもよい。
情報処理装置10の実行すべき処理には、リアルタイム性の観点から、リアルタイム性が要求されるリアルタイム処理と、そうでない非リアルタイム処理とがある。また、情報処理装置10の実行すべき処理には、優先順位の観点から、優先度の高い高優先処理と、そうでない低優先処理とがある。本実施形態では、リアルタイム処理は高優先処理とする。また、非リアルタイム処理の中で、OSのカーネルを実行する処理は高優先処理とし、カーネルを実行しない処理は低優先処理とする。
本実施形態の情報処理装置10では、スケジュール処理において、各プロセッサ11、12にて実行する処理が予め定められている。第1のプロセッサ11は、リアルタイム処理である高優先処理と、非リアルタイム処理の中の低優先処理とを実行する。第2のプロセッサ12は、非リアルタイム処理の中の高優先処理を実行する。
本実施形態によれば、第1のプロセッサ11は、リアルタイム処理を行っていないときには非リアルタイム処理の中の低優先処理を行うことができるので、プロセッサの利用効率の低下を抑えることができる。また、第1のプロセッサ11にて非リアルタイム処理を実行中にリアルタイム処理の要求があると迅速にリアルタイム処理を起動することができるので、要求されるリアルタイム性を確保することができる。
次に、本実施形態における具体的な実施例について説明する。
図2は、本実施例の情報処理装置が実行する処理の構成を示す図である。図2を参照すると、情報処理装置10は、測定装置群21で測定された測定データを入力され、その測定データに基づいて表示データを生成し、生成した表示データを表示装置22に表示する機能を備えている。
そのために情報処理装置10の処理には、測定データ入力処理31、表示処理32、スケジューリング処理35、およびその他の処理36がある。表示処理32は、さらに表示データ作成処理33と表示データ出力処理34に分けることができる。図示しないが、情報処理装置10はハードウェア等の割り込みが入ると、割り込み処理を実行する。
測定データ入力処理31は測定装置群21からの測定データを入力する処理である。
表示処理32は、測定データから表示データを作成し、表示装置22に出力する処理である。その中で、測定データから表示データを作成する処理が表示データ作成処理33であり、表示データを表示装置22に出力する処理が表示データ出力処理34である。
表示データ作成処理33は、数値計算が主であり、OSのカーネルが提供する機能を殆ど使用しない。一方、表示データ出力処理34は、表示装置22に表示データを送る処理が主であり、カーネルが提供する機能を多用する。
スケジューリング処理35は、各プロセッサ11、12において実行する処理をスケジューリングする処理である。
その他の処理36は、システムの状態監視など、測定データの表示に関係しない処理である。
リアルタイム性の観点からは、複数の測定装置からの測定データを入力する測定データ入力処理31は実行頻度が高く、高いリアルタイム性が要求されるものとし、リアルタイム処理であるとする。
一方、表示処理33は、測定データ入力処理31と比べて実行頻度が低いものとし、高いリアルタイム性は要求されないものとし、非リアルタイム処理であるとする。
優先順位の観点からは、各プロセッサ11、12の実行する処理をスケジューリングするスケジューリング処理35が最も優先度が高いものとし、これを最高優先処理ということとする。
また、測定データ入力処理31と、表示処理32の中でカーネルを実行する表示データ出力処理34とは、優先順位の高い高優先処理であるとする。
また、表示処理32の中でカーネルを実行しない表示データ作成処理33と、その他の処理36とは優先順位の低い低優先処理であるとする。
図2において、測定装置群21の各測定装置は、測定対象(不図示)の状態を常に監視し、その状態を示す情報を測定データとして情報処理装置10に定期的に送る。
情報処理装置10は、測定データ入力処理31によって、各測定装置からの測定データを受け取り、表示データ作成処理33によって、測定データから表示データを作成し、表示データ出力処理34によって、表示処理22に送る。
これらの処理は、情報処理装置10内のプロセッサ11、12にて時分割で実行される。各プロセッサ11、12で次に実行すべき処理を決めるのがスケジューリング処理35である。各プロセッサ11、12のスケジューリング処理35において、各プロセッサ11、12で実行する処理は予め定められている。本実施例では、測定データ入力処理31と表示データ作成処理33は第1のプロセッサ11で実行し、表示データ出力処理34とその他の処理36は第2のプロセッサ12で実行するものと定められているものとする。
図3は、本実施例における第1のプロセッサの動作を説明するためのタイミング図である。図4は、本実施例における第2のプロセッサの動作を説明するためのタイミング図である。
図3に示すように、測定装置群21の測定装置からの測定データが情報処理装置10に届くと、第1のプロセッサ11に割り込みが発生する(図2の時刻T1)。割り込み処理が実行され、測定データ入力処理31の状態が「実行すべき処理」に変更される(図2の時刻T2)。
割り込み処理が完了するとスケジュール処理が起動される(図2の時刻T3)。
図5は、本実施例におけるスケジューリング処理を示すフローチャートである。図5を参照すると、まず、スケジューリング対象のプロセッサをCPUpとする(ステップ101)。次に、そのCPUpにて実行すべき高優先処理があるか否か判定する(ステップ102)。高優先処理があれば、それを次に実行すべき処理とする(ステップ103)。
一方、高優先処理がなければ、次に、そのCPUpにて実行すべき低優先処理があるか否か判定する(ステップ104)。低優先処理があれば、それを次に実行すべき処理とする(ステップ105)。低優先処理もなければ、次に実行すべき処理は無しとする(ステップ106)。
図3の例では、スケジューリングの対象は第1のプロセッサ11なので、高優先処理は測定データ入力処理31、低優先処理は表示データ作成処理33である。
測定データ入力処理31の状態が「実行すべき処理」となるため、スケジュール処理35により、第1のプロセッサ11で次に実行すべき処理として測定データ入力処理31が選択される。
このスケジュール処理が終了すると、割り込みが発生した時点で実行していた処理を中断し(プリエンプション)、スケジュール処理によって選択された処理の実行を開始する(図3の時刻T4)。図3の例では、表示データ作成処理33が中断され、測定データ入力処理31が開始されている。
上述したように、ノンプリエンプティブOSを使用したシステムでは、割り込みが発生した時点で実行していた処理が、カーネルの提供する機能を使っていた場合、その処理がカーネルの実行を終了するか、またはプロセッサの使用権を手放すまで、スケジュール処理31によって選ばれた処理の実行は延期される。しかし、本実施形態における非リアルタイム処理の中の低優先処理(本実施例の表示データ作成処理33)はカーネルの機能を殆ど使用しないので、スケジュール処理35により選択されたリアルタイム処理(本実施例の測定データ入力処理31)は少ない遅延で実行される。これにより測定データ入力処理31のリアルタイム性が保障される。
測定データ入力処理31は完了するとプロセッサの使用権を自ら手放すので、測定データ入力処理31の状態は「実行不要の処理」に変更され、スケジュール処理35が起動される(図3の時刻T5)。ここでは、高優先処理である測定データ入力処理31の状態が「実行不要の処理」となっているため、スケジューリング処理35の結果、次に実行すべき処理として表示データ作成処理33が選択される。
このスケジュール処理35が終了すると、そのスケジュール処理35により選択された表示データ作成処理33が再び実行される(図3の時刻T6)。
一方、図4に示すように、第2のプロセッサ12への周期的な割り込みによって起動されるタイマ割り込み処理(図4の時刻T1〜T3)によって、表示データ出力処理34の状態が「実行すべき処理」に変更される(図3の時刻T2)。
その後、タイマ割り込み処理が終了すると、スケジュール処理35が起動され(図3の時刻T3)、図5に示したスケジューリング処理35が実行される。
ここでは第2のプロセッサ12がスケジュール対象なので、高優先処理は表示データ出力処理34であり、低優先処理はその他の処理36である。
表示データ出力処理34の状態は「実行すべき処理」となるので、スケジュール処理35の結果、次に実行すべき処理として表示データ出力処理34が選択される。このスケジュール処理35が終了すると、割り込みが発生した時点で実行していた、その他の処理36に代えて、スケジュール処理35によって選択された表示データ出力処理34を実行しようとする(図4の時刻T4)。
割り込みが発生した時点(図4の時刻T8)で第2のプロセッサ12が実行していたその他の処理36がカーネルを実行していなければ、スケジュール処理35の直後(図4の時刻T9)に表示データ出力処理34の実行が始まる。
一方、割り込みが発生した時点(図4の時刻T1)で第2のプロセッサ12が実行していたその他の処理36がカーネルの機能を使用していれば、スケジューリング処理35が終了したとき(図4の時刻T4)に直ちに表示データ出力処理34に切り換えることはできない。その場合、その他の処理36がカーネル機能を使い終わるか、または自らプロセッサの使用権を手放すまで、スケジュール処理35によって選択された表示データ出力処理34の実行は延期される。
そして、その他の処理36がカーネルの機能を使用し終えるか、または自らプロセッサの使用権を手放すと、表示データ出力処理34の実行が始まる。表示データ出力処理34は高いリアルタイム性を要求されないので、この遅延は問題とならない。
本発明の実施形態による情報処理装置の構成を示すブロック図である。 本実施例の情報処理装置が実行する処理の構成を示す図である。 本実施例における第1のプロセッサの動作を説明するためのタイミング図である。 本実施例における第2のプロセッサの動作を説明するためのタイミング図である。 本実施例におけるスケジューリング処理を示すフローチャートである。 マルチプロセッサとノンプリエンプティブOSで構成された従来のリアルタイムシステムによる処理の切り替わりの様子を示すタイミング図である。 マルチプロセッサとノンプリエンプティブOSで構成された従来の他のリアルタイムシステムによる処理の切り替わりの様子を示すタイミング図である。 マルチプロセッサとノンプリエンプティブOSで構成された従来の更に他のリアルタイムシステムによる処理の様子を示すタイミング図である。
符号の説明
10 情報処理装置
11 第1のプロセッサ
12 第2のプロセッサ
21 測定装置群
22 表示装置
31 測定データ入力処理
32 表示処理
33 表示データ作成処理
34 表示データ出力処理
35 スケジューリング処理
36 その他の処理
101〜106 ステップ

Claims (7)

  1. マルチプロセッサでリアルタイム処理を実行する情報処理装置であって、
    リアルタイム性の高い第1の処理と、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできる優先順位の低い第2の処理とを受け持っており、前記第2の処理を実行中に前記第1の処理の要求があると、前記第2の処理から前記第1の処理に切り換える第1のプロセッサと、
    リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできない優先順位の高い第3の処理を実行する第2のプロセッサとを有する情報処理装置。
  2. 前記第2の処理は、前記リアルタイム性の低い処理の中の、カーネルの提供する機能を使用する処理であり、
    前記第3の処理は、前記リアルタイム性の低い処理の中の、前記カーネルの提供する機能を使用しない処理である、請求項1に記載の情報処理装置。
  3. 前記第1のプロセッサは、前記第2の処理を実行中に前記第1の処理の要求があると、実行順序を決めるスケジューリング処理を行った直後に、前記第2の処理から前記第1の処理に切り換える、請求項1または2に記載の情報処理装置。
  4. リアルタイム処理をマルチプロセッサのコンピュータに実行させるためのプログラムであって、
    リアルタイム性の高い第1の処理と、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできる優先順位の低い第2の処理とを第1のプロセッサに割り当て、リアルタイム性の低い処理の中で即座に他の処理へ切り換えることのできない優先順位の高い第3の処理を第2のプロセッサに割り当てる手順と、
    前記第1のプロセッサにおいて、前記第2の処理を実行中に前記第1の処理の要求があると、前記第2の処理から前記第1の処理に切り換える手順とを実行させるためのプログラム。
  5. 前記第2の処理は、前記リアルタイム性の低い処理の中の、カーネルの提供する機能を使用する処理であり、
    前記第3の処理は、前記リアルタイム性の低い処理の中の、前記カーネルの提供する機能を使用しない処理である、請求項4に記載のプログラム。
  6. 前記第2の処理を実行中に前記第1の処理の要求があると、実行順序を決めるスケジューリング処理を行なった直後に前記第2の処理から前記第1の処理に切り換える、請求項4または5に記載のプログラム。
  7. マルチプロセッサでリアルタイム処理を実行する情報処理装置におけるスケジューリング方法であって、
    リアルタイム性の高い第1の処理と、リアルタイム性の低い処理の中で優先順位の低い第2の処理とを第1のプロセッサに割り当て、リアルタイム性の低い処理の中で優先順位の高い第3の処理を第2のプロセッサに割り当てるステップと、
    前記第1のプロセッサにて、前記第2の処理を実行中に前記第1の処理の要求があると、前記第2の処理から前記第1の処理に切り換えるステップとを有するスケジューリング方法。


JP2006013750A 2006-01-23 2006-01-23 情報処理装置、プログラム、およびスケジューリング方法 Withdrawn JP2007193744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006013750A JP2007193744A (ja) 2006-01-23 2006-01-23 情報処理装置、プログラム、およびスケジューリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006013750A JP2007193744A (ja) 2006-01-23 2006-01-23 情報処理装置、プログラム、およびスケジューリング方法

Publications (1)

Publication Number Publication Date
JP2007193744A true JP2007193744A (ja) 2007-08-02

Family

ID=38449377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006013750A Withdrawn JP2007193744A (ja) 2006-01-23 2006-01-23 情報処理装置、プログラム、およびスケジューリング方法

Country Status (1)

Country Link
JP (1) JP2007193744A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009175971A (ja) * 2008-01-23 2009-08-06 Hitachi Ltd 制御装置
JP2010020650A (ja) * 2008-07-14 2010-01-28 Sony Corp 情報処理システム及び情報処理方法、ロボットの制御システム及び制御方法、並びコンピュータ・プログラム
JP2010226283A (ja) * 2009-03-23 2010-10-07 Konica Minolta Business Technologies Inc 情報処理装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009175971A (ja) * 2008-01-23 2009-08-06 Hitachi Ltd 制御装置
US8095695B2 (en) 2008-01-23 2012-01-10 Hitachi, Ltd. Control apparatus for process input-output device
US8423681B2 (en) 2008-01-23 2013-04-16 Hitachi, Ltd. Control apparatus for process input-output device
JP2010020650A (ja) * 2008-07-14 2010-01-28 Sony Corp 情報処理システム及び情報処理方法、ロボットの制御システム及び制御方法、並びコンピュータ・プログラム
JP4577422B2 (ja) * 2008-07-14 2010-11-10 ソニー株式会社 情報処理システム及び情報処理方法、ロボットの制御システム及び制御方法、並びコンピュータ・プログラム
JP2010226283A (ja) * 2009-03-23 2010-10-07 Konica Minolta Business Technologies Inc 情報処理装置
US8416430B2 (en) 2009-03-23 2013-04-09 Konica Minolta Business Technologies, Inc. Information processing apparatus

Similar Documents

Publication Publication Date Title
US9870252B2 (en) Multi-threaded processing with reduced context switching
EP2473914B1 (en) Hardware-based scheduling of graphics processor unit (gpu) work
WO2012001835A1 (ja) マルチプロセッサシステム
JP5673672B2 (ja) マルチコアプロセッサシステム、制御プログラム、および制御方法
US20230127112A1 (en) Sub-idle thread priority class
US20130125131A1 (en) Multi-core processor system, thread control method, and computer product
JP2005190207A (ja) 割り込み制御装置、制御方法
JP5726006B2 (ja) タスクおよびリソースのスケジューリング装置及びその方法並びに制御装置
CN109491780B (zh) 多任务调度方法及装置
EP2159691A1 (en) Simultaneous multithreaded instruction completion controller
CN109766168B (zh) 任务调度方法和装置、存储介质以及计算设备
JP2007193744A (ja) 情報処理装置、プログラム、およびスケジューリング方法
Abeni et al. EDF scheduling of real-time tasks on multiple cores: Adaptive partitioning vs. global scheduling
JP2006146758A (ja) コンピュータシステム
JP2005092780A (ja) リアルタイムプロセッサシステム及び制御方法
JP2009175960A (ja) 仮想マルチプロセッサシステム
JP6368452B2 (ja) 非同期のデバイスによって実行されるタスクのスケジューリングの向上
JP2008033577A (ja) マルチタスクスケジューリング機能搭載装置及びプログラム
KR101349561B1 (ko) 임계성에 기초한 파티션 스케쥴링 장치 및 방법
US9058207B2 (en) Simulation apparatus, method, and computer-readable recording medium
Wada et al. Fast interrupt handling scheme by using interrupt wake-up mechanism
JP2005316679A (ja) 並列演算処理装置
Belagali et al. Implementation and validation of dynamic scheduler based on LST on FreeRTOS
JP2016184315A (ja) 電子制御装置
Labrosse Operating systems

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080827

A521 Written amendment

Effective date: 20081023

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20090427

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A761 Written withdrawal of application

Effective date: 20100419

Free format text: JAPANESE INTERMEDIATE CODE: A761