JP6368452B2 - 非同期のデバイスによって実行されるタスクのスケジューリングの向上 - Google Patents
非同期のデバイスによって実行されるタスクのスケジューリングの向上 Download PDFInfo
- Publication number
- JP6368452B2 JP6368452B2 JP2012066901A JP2012066901A JP6368452B2 JP 6368452 B2 JP6368452 B2 JP 6368452B2 JP 2012066901 A JP2012066901 A JP 2012066901A JP 2012066901 A JP2012066901 A JP 2012066901A JP 6368452 B2 JP6368452 B2 JP 6368452B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- tasks
- independent
- processing devices
- consistency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5033—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering data affinity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/48—Indexing scheme relating to G06F9/48
- G06F2209/484—Precedence
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/5017—Task decomposition
Description
本発明は、データ処理の分野に関し、特に、非同期のデバイスによって実行されるタスクのスケジューリングに関する。
Claims (26)
- 非同期で動作する複数の処理デバイスのうちの1つによって処理されるタスクをスケジューリングするための方法であって、前記非同期で動作する複数の処理デバイスのうちの少なくとも2つは異種デバイスであり、前記タスクのうちの少なくともいくつかは前記非同期で動作する複数の処理デバイスのうちの特定の1つにターゲットされ、前記非同期で動作する複数の処理デバイスは、ローカルストレージと、前記非同期で動作する複数の処理デバイスのうちの少なくともいくつかによってアクセス可能なメモリとに記憶されるデータを処理し、前記方法は、
前記非同期で動作する複数の処理デバイスのうちの1つによって処理される複数の非依存タスクのそれぞれについて一貫性動作を判定するステップであって、前記一貫性動作は前記非同期で動作する複数の処理デバイス間の一貫性を確保するための動作であり、該一貫性動作は前記非依存タスクの実行前に実行することを必要とする、前記判定するステップと、
前記非依存タスクのうちの1つについて前記一貫性動作を実行するステップであって、完了時に、処理のために前記非同期で動作する複数の処理デバイスのうちの前記1つに複数の前記非依存タスクのうちの1つを発行する、前記一貫性動作を実行するステップと、
前記一貫性動作の完了時に、前記非同期で動作する複数の処理デバイスがさらなる非依存タスクを処理できるように、前記さらなる非依存タスクについて一貫性動作を実行するステップであって、非依存タスクは、処理の前に一貫性動作を実行することが必要である全てのタスクに依存しないタスクである、前記さらなる非依存タスクについて一貫性動作を実行するステップと、
前記さらなる非依存タスクについて一貫性動作を実行するステップが実行される前に、前記非依存タスクのうちの前記1つについて前記一貫性動作を実行するステップの後に続いて、前記非依存タスクのうちの前記1つへ依存するいずれかのタスクを再評価して、該いずれかのタスクが依存であるか非依存であるかを判定するステップと
を含む、方法。 - 前記非同期で動作する複数の処理デバイスは、タスク行列記憶装置を備え、当該タスク行列記憶装置は、行列内に少なくとも1つのタスクをタスクの実行前に記憶するものであり、前記さらなる非依存タスクについての前記一貫性動作の完了時には、前記さらなる非依存タスクを、非同期で動作する複数の処理デバイスへ伝送することで、処理される、または、前記非同期で動作する複数の処理デバイスがより前のタスクを処理している場合には処理を待機させるタスク行列に記憶される、ようにするものである、請求項1に記載の方法。
- 前記非同期で動作する複数の処理デバイスから前記タスク行列記憶装置が容量を有することを受信し、前記タスク行列記憶装置が容量を有することに応答して実行の準備ができているいずれかのさらなる非依存タスクを伝送することをさらに含む、請求項2に記載の方法。
- 前記非同期で動作する複数の処理デバイスから、前記タスク行列記憶装置が容量を有することを受信することと、前記タスク行列記憶装置が容量を有することおよび完了する一貫性動作を有するタスクがないことに応答して、未処理の同期動作の完了時において、対応するタスクを前記行列に配置できるように前記指示に留意することと、をさらに含む、請求項2または3に記載の方法。
- 互いに独立して実行できる前記タスクの部分を判定し、可能な場合に前記複数の非依存タスクに前記タスクを細分化する初期のステップを含む、請求項1乃至4のいずれか1つに記載の方法。
- 前記初期のステップは、前記タスクのうちの少なくともいくつかを最小限の可能なタスクに細分化することを含む、請求項5に記載の方法。
- 前記タスクの依存関係を判定することと、初期の待ち時間を低減するために前記タスクの順序付けを提供することと、の前記初期のステップ後に実行されるステップをさらに含む、請求項5または6に記載の方法。
- 前記さらなる非依存タスクについて前記一貫性動作を実行した後に、前記方法は、前記さらなる非依存タスクを処理する準備ができているという指示に応答して、前記非同期のデバイスへの出力の準備ができている優先される行列内に前記さらなる非依存タスクを記憶する、請求項1乃至7のいずれか1つに記載の方法。
- 前記一貫性動作は、前記複数の処理デバイスおよび前記メモリの間の一貫性を確実にするために、同期動作のうちの少なくとも1つと他のデータ伝送動作とを含む、請求項1乃至8のいずれか1つに記載の方法。
- 前記方法は、複数のさらなる非依存タスクについて一貫性動作を実行することと、前記複数のさらなる非依存タスクのそれぞれについての前記一貫性動作の完了時に、前記非同期で動作する複数の処理デバイスが前記さらなる非依存タスクを受信するための容量を有するかどうかを判定することと、前記非同期で動作する複数の処理デバイスが容量を有することに応答して、前記さらなる非依存タスクを前記非同期で動作する複数の処理デバイスに発行することと、をさらに含む、請求項1乃至9のいずれか1つに記載の方法。
- 前記非依存タスクのそれぞれについて実行される一貫性動作を判定する前記ステップは、前記タスクのどれがそれに関連付けられた最少の数の一貫性動作を有するかを判定することと、前記最少の数の一貫性動作を実行することと、他のタスクについて前記他の一貫性動作を実行する前に、前記非同期で動作する複数の処理デバイスへ前記タスクを発行することと、を含む、請求項1乃至10のいずれか1つに記載の方法。
- 前記タスクを処理する前記非同期で動作する複数の処理デバイスは、ディープパイプラインを有する画像処理装置を備える、請求項1乃至11のいずれか1つに記載の方法。
- 前記一貫性動作は非同期の中央処理装置上で実行される、請求項12に記載の方法。
- データ処理装置によって実行される場合に、請求項1乃至13のいずれか1つに記載の方法におけるステップを実行するための前記データ処理装置に対応する命令実行環境を提供する仮想マシンを提供するプログラムを非一時的な形態で記憶する、コンピュータプログラム記録媒体。
- データ処理装置であって、
データ処理のための非同期で動作する複数の処理デバイスであって、前記非同期で動作する複数の処理デバイスのうちの少なくともいくつかはローカルデータストレージを含み、前記非同期で動作する複数の処理デバイスのうちの少なくとも2つは異種デバイスである、処理デバイスと、
前記非同期で動作する複数の処理デバイスのうちの少なくともいくつかによってアクセス可能なデータを記憶するためのメモリと、
前記非同期で動作する複数の処理デバイスのうちの特定の1つに対象とされるタスクのうちの少なくともいくつかにおいて前記非同期で動作する複数の処理デバイスのうちの少なくとも1つによって実行されるタスクをスケジューリングするためのスケジューリング回路と、を備え、
前記非同期で動作する複数の処理デバイスのうちの前記特定の1つは、実行を待機する少なくとも1つのタスクを記憶するためのタスク行列記憶装置を備え、
前記スケジューリング回路は、一貫性動作を判定することと、前記一貫性動作のパフォーマンスをスケジュールすることと、完了時に前記非同期で動作する複数の処理デバイスによって実行される前記非依存タスクを発行することと、さらなるタスクについて一貫性動作を実行するように、前記非同期で動作する複数の処理デバイスのうちの1つによって実行される複数の非依存タスクのそれぞれについて構成され、前記一貫性動作は前記非同期で動作する複数の処理デバイス間の一貫性を確保するための動作であり、該一貫性動作は前記非依存タスクの実行前に実行することを必要とし、非依存タスクは、処理前に一貫性動作を実行することが必要である全てのタスクに依存しないタスクであり、前記スケジューリング回路は、前記非依存タスクのうちの1つについての前記一貫性動作の完了の後に続いて、前記非依存タスクのうちの前記1つへ依存する前記タスクを評価し、評価された前記タスクのうちのいずれかが現在は非依存であるとの判定に応じて、前記一貫性動作のパフォーマンスをスケジューリングする際に、現在では非依存である前記タスクについての一貫性動作を含めるように構成される、データ処理装置。 - 前記非同期で動作する複数の処理デバイスは、タスク行列として少なくとも1つの未処理のタスクを記憶するように構成されるデータ記憶装置を備え、前記スケジューリング回路は、前記さらなるタスクについての対応する一貫性動作の完了時に前記さらなるタスクを発行するように構成され、前記さらなるタスクは、前記非同期のデバイスが前記タスクを完了していない場合に、前記タスク行列内に記憶される、請求項15に記載のデータ処理装置。
- 前記スケジューリング回路は、前記タスク行列記憶装置が容量を有することの前記非同期で動作する複数の処理デバイスからの受信に応答して、実行の準備ができているいずれかのさらなるタスクを転送するように構成される、請求項16に記載のデータ処理装置。
- 前記スケジューリング回路は、前記タスク行列記憶装置がタスクを記憶するための容量をいつ有するかを示す前記非同期で動作する複数の処理デバイスから、かつ、さらなるタスクの開始のための一貫性動作をスケジューリングするために、前記タスク行列記憶装置が容量を有することおよび完了する一貫性動作を有するタスクがないことに応答して、信号を受信するように構成される、請求項16または17に記載のデータ処理装置。
- 前記スケジューリング回路は、互いに独立して実行できる前記タスクの部分を判定し、かつ、可能な場合に、前記複数の非依存タスクへ前記タスクを細分化するようにさらに構成される、請求項15乃至18のいずれか1項に記載のデータ処理装置。
- 前記データ処理装置は、前記複数の非同期のデバイスのうちの少なくとも1つによって実行されるタスクを記憶するための優先される行列を備え、前記スケジューリング回路は、前記非同期のデバイスが前記タスクを完了していない場合に、前記さらなるタスクについての対応する一貫性動作の完了時に、前記非同期のデバイスへの出力の準備ができた前記優先される行列内に前記さらなるタスクを記憶するように構成される、請求項15乃至19のいずれか1つに記載のデータ処理装置。
- 前記一貫性動作は、前記複数の処理デバイスおよび前記メモリの間の一貫性を確保するために、同期動作および他のデータ伝送動作のうちの少なくとも1つを備える、請求項15乃至20のいずれか1つに記載のデータ処理装置。
- 前記スケジューリング回路は複数のさらなる非依存タスクについて一貫性動作を実行するように構成され、前記複数のさらなる非依存タスクのそれぞれについての前記一貫性動作の完了時に、前記非同期で動作する複数の処理デバイスが前記さらなる非依存タスクを受信するための容量を有するかどうかを判定し、前記非同期で動作する複数の処理デバイスが容量を有することに応答して、前記さらなる非依存タスクを前記非同期で動作する複数の処理デバイスに発行する、請求項15乃至21のいずれか1つに記載のデータ処理装置。
- 前記スケジューリング回路は、前記複数の非依存タスクのどれが実行される最少の一貫性動作を有するかを判定するように構成され、前記スケジューリング回路は、第1の組の一貫性動作として、かつ実行される前記対応するタスクを発行するための完了時に、実行される前記最少の一貫性動作をスケジュールするように構成される、請求項15乃至22のいずれか1つに記載のデータ処理装置。
- 前記タスクを処理する前記非同期で動作する複数の処理デバイスは、ディープパイプラインを有する画像処理装置を備える、請求項15乃至23のいずれか1項に記載のデータ処理装置。
- 中央処理装置を含み、前記中央処理装置は、前記スケジューリング回路からのリクエストに応答して前記一貫性動作を実行するように構成される、請求項15乃至24のいずれか1項に記載のデータ処理装置。
- データ処理装置によって実行される場合に、請求項15乃至25のいずれか1つに記載のデータ処理装置に対応する命令実行環境を提供する仮想マシンを提供するプログラムを非一時的な形態で記憶する、コンピュータプログラム記録媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1104958.2 | 2011-03-24 | ||
GB201104958A GB2489278B (en) | 2011-03-24 | 2011-03-24 | Improving the scheduling of tasks to be performed by a non-coherent device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012203911A JP2012203911A (ja) | 2012-10-22 |
JP6368452B2 true JP6368452B2 (ja) | 2018-08-01 |
Family
ID=44067309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012066901A Active JP6368452B2 (ja) | 2011-03-24 | 2012-03-23 | 非同期のデバイスによって実行されるタスクのスケジューリングの向上 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9015719B2 (ja) |
JP (1) | JP6368452B2 (ja) |
CN (1) | CN102736949B (ja) |
GB (1) | GB2489278B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150033234A1 (en) * | 2013-07-23 | 2015-01-29 | Qualcomm Incorporated | Providing queue barriers when unsupported by an i/o protocol or target device |
US20170286301A1 (en) * | 2016-04-01 | 2017-10-05 | Intel Corporation | Method, system, and apparatus for a coherency task list to minimize cache snooping between cpu and fpga |
JP2022011746A (ja) * | 2020-06-30 | 2022-01-17 | 富士通株式会社 | 情報処理プログラム、情報処理装置及び情報処理方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5845327A (en) * | 1995-05-03 | 1998-12-01 | Apple Computer, Inc. | Cache coherency where multiple processors may access the same data over independent access paths |
US7234144B2 (en) * | 2002-01-04 | 2007-06-19 | Microsoft Corporation | Methods and system for managing computational resources of a coprocessor in a computing system |
US7719540B2 (en) * | 2004-03-31 | 2010-05-18 | Intel Corporation | Render-cache controller for multithreading, multi-core graphics processor |
US7724263B2 (en) * | 2004-05-14 | 2010-05-25 | Nvidia Corporation | System and method for a universal data write unit in a 3-D graphics pipeline including generic cache memories |
US7091982B2 (en) * | 2004-05-14 | 2006-08-15 | Nvidia Corporation | Low power programmable processor |
US7454573B2 (en) * | 2005-01-13 | 2008-11-18 | International Business Machines Corporation | Cost-conscious pre-emptive cache line displacement and relocation mechanisms |
US7516309B2 (en) * | 2005-06-03 | 2009-04-07 | International Business Machines Corporation | Method and apparatus for conditional memory ordering |
US7694107B2 (en) * | 2005-08-18 | 2010-04-06 | Hewlett-Packard Development Company, L.P. | Dynamic performance ratio proportionate distribution of threads with evenly divided workload by homogeneous algorithm to heterogeneous computing units |
US7814279B2 (en) * | 2006-03-23 | 2010-10-12 | International Business Machines Corporation | Low-cost cache coherency for accelerators |
GB2443277B (en) * | 2006-10-24 | 2011-05-18 | Advanced Risc Mach Ltd | Performing diagnostics operations upon an asymmetric multiprocessor apparatus |
US8310491B2 (en) * | 2007-06-07 | 2012-11-13 | Apple Inc. | Asynchronous notifications for concurrent graphics operations |
US8122229B2 (en) * | 2007-09-12 | 2012-02-21 | Convey Computer | Dispatch mechanism for dispatching instructions from a host processor to a co-processor |
CN101246439B (zh) * | 2008-03-18 | 2010-06-16 | 中兴通讯股份有限公司 | 一种基于任务调度的自动化测试方法及系统 |
US20100110069A1 (en) * | 2008-10-31 | 2010-05-06 | Sharp Laboratories Of America, Inc. | System for rendering virtual see-through scenes |
US8310492B2 (en) * | 2009-09-03 | 2012-11-13 | Ati Technologies Ulc | Hardware-based scheduling of GPU work |
US9128849B2 (en) * | 2010-04-13 | 2015-09-08 | Apple Inc. | Coherent memory scheme for heterogeneous processors |
JP5639274B2 (ja) * | 2010-09-24 | 2014-12-10 | インテル コーポレイション | 計算プラットフォームのヘテロジニアスプロセッサの間で共有されるバーチャルメモリにおけるバーチャル機能の共有 |
-
2011
- 2011-03-24 GB GB201104958A patent/GB2489278B/en active Active
-
2012
- 2012-02-27 US US13/405,537 patent/US9015719B2/en active Active
- 2012-03-23 JP JP2012066901A patent/JP6368452B2/ja active Active
- 2012-03-26 CN CN201210085059.6A patent/CN102736949B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
GB2489278A (en) | 2012-09-26 |
GB201104958D0 (en) | 2011-05-11 |
CN102736949B (zh) | 2017-08-11 |
GB2489278B (en) | 2019-12-25 |
JP2012203911A (ja) | 2012-10-22 |
US9015719B2 (en) | 2015-04-21 |
US20120246656A1 (en) | 2012-09-27 |
CN102736949A (zh) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7313381B2 (ja) | ハードウェアアクセラレーションのためのハードウェアリソースの埋込みスケジューリング | |
KR101332840B1 (ko) | 병렬 컴퓨팅 프레임워크 기반의 클러스터 시스템, 호스트 노드, 계산 노드 및 어플리케이션 실행 방법 | |
US10026145B2 (en) | Resource sharing on shader processor of GPU | |
KR101640848B1 (ko) | 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치 | |
JP2009265963A (ja) | 情報処理システム及びタスクの実行制御方法 | |
JP2006195823A (ja) | Dma装置 | |
US7590990B2 (en) | Computer system | |
JP2010108153A (ja) | スケジューラ、プロセッサシステム、プログラム生成方法およびプログラム生成用プログラム | |
CN109983440A (zh) | 数据处理 | |
CN104094235A (zh) | 多线程计算 | |
EP2565786A1 (en) | Information processing device and task switching method | |
JP5660149B2 (ja) | 情報処理装置、ジョブスケジューリング方法およびジョブスケジューリングプログラム | |
US9417924B2 (en) | Scheduling in job execution | |
KR20130080663A (ko) | 멀티-쓰레딩을 사용하는 그래픽 처리를 위한 방법 및 장치 | |
JP6368452B2 (ja) | 非同期のデバイスによって実行されるタスクのスケジューリングの向上 | |
TWI457828B (zh) | 執行緒陣列粒化執行的優先權計算 | |
JP6515771B2 (ja) | 並列処理装置及び並列処理方法 | |
KR101332839B1 (ko) | 병렬 컴퓨팅 프레임워크 기반 클러스터 시스템의 호스트 노드 및 메모리 관리 방법 | |
JP7122299B2 (ja) | 処理タスクを実行するための方法、装置、デバイス、および記憶媒体 | |
KR20230124598A (ko) | 높은 처리량 및 낮은 오버헤드 커널 개시를 위한 압축 커맨드 패킷 | |
JP2007249635A (ja) | データ転送装置及びデータ転送方法 | |
JP5540799B2 (ja) | データ入出力制御方法,データ入出力制御プログラムおよびデータ入出力制御装置 | |
JP2007193744A (ja) | 情報処理装置、プログラム、およびスケジューリング方法 | |
US20090276777A1 (en) | Multiple Programs for Efficient State Transitions on Multi-Threaded Processors | |
US20230145253A1 (en) | Reducing latency in highly scalable hpc applications via accelerator-resident runtime management |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170511 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170605 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20170616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20171121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180501 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6368452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |