JP5660149B2 - 情報処理装置、ジョブスケジューリング方法およびジョブスケジューリングプログラム - Google Patents
情報処理装置、ジョブスケジューリング方法およびジョブスケジューリングプログラム Download PDFInfo
- Publication number
- JP5660149B2 JP5660149B2 JP2013041630A JP2013041630A JP5660149B2 JP 5660149 B2 JP5660149 B2 JP 5660149B2 JP 2013041630 A JP2013041630 A JP 2013041630A JP 2013041630 A JP2013041630 A JP 2013041630A JP 5660149 B2 JP5660149 B2 JP 5660149B2
- Authority
- JP
- Japan
- Prior art keywords
- coprocessor
- job
- transfer amount
- execution time
- interface card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/501—Performance criteria
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Debugging And Monitoring (AREA)
Description
以下、本発明の第1の実施形態を図面を参照して説明する。
11 アフィニティ計測部
12 転送量監視部
13 コプロセッサ使用率監視部
14 ジョブプロファイル生成部
20 判定部
100 情報処理装置
101 ジョブキュー
102 ディスパッチ判定部
103 ディスパッチ実行部
104 I/Oアフィニティテーブル生成部
105 I/O転送量モニタ
106 コプロセッサ使用率モニタ
107 ジョブプロファイラ
200−1〜200−n ノード
211〜214 CPU
215〜218 コプロセッサ
219〜222 I/Fカード
301 ジョブバイナリ
401 コプロセッサ側I/Oアフィニティ計測プログラム
402、413 I/Oアフィニティ計測部
403、414 送受信部
411 ホスト側I/Oアフィニティ計測プログラム
421 コプロセッサOS
422、424 I/Fドライバ
423 ホストOS
501 コプロセッサI/O転送量取得サービス
502 ホストI/O転送量取得サービス
601 実行時間プロファイラ
602 通信プロファイラ
603 フックライブラリ
604 API
605 通信フック部
606 共有ライブラリ
701 コプロセッサ使用率取得サービス
Claims (4)
- ジョブを実行する複数のコプロセッサの使用率と、前記コプロセッサが入出力するデータが経由する複数のインタフェースカードの使用率と、前記複数のコプロセッサと前記複数のインタフェースカード間の通信のレイテンシおよびスループットとを計測する計測部と、
前記計測部の計測結果にもとづいて、前記複数のコプロセッサの中から、ジョブを実行させるコプロセッサを決定し、前記複数のインタフェースカードの中から、コプロセッサが入出力するデータが経由するインタフェースカードを決定する判定部とを含み、
前記計測部は、コプロセッサが実行したジョブの実行時間、データ転送量および入出力要求発行回数を計測し、計測結果を含むジョブプロファイルを生成するジョブプロファイル生成部を含み、
前記判定部は、ジョブを実行させるコプロセッサと、コプロセッサが入出力するデータが経由するインタフェースカードとを決定する際に、前記ジョブプロファイルを用いて、コプロセッサとインタフェースカードとの全ての組み合わせについて、実行対象のジョブの予想実行時間を算出し、予想実行時間が最短であるコプロセッサとインタフェースカードとの組み合わせを選択する
ことを特徴とする情報処理装置。 - 計測部は、各コプロセッサと各インタフェースカード間の通信のレイテンシおよびスループットを計測し、計測結果を含む通信アフィニティ情報を生成する通信アフィニティ計測部と、各インタフェースカードのデータ転送量を計測し、計測結果を含む転送量情報を生成する転送量モニタ部と、各コプロセッサからコア使用率を取得し、コプロセッサ使用率情報に格納するコプロセッサ使用率モニタ部とを含み、
判定部は、前記計測部から計測結果として、前記通信アフィニティ情報、前記転送量情報および前記コプロセッサ使用率情報を取得する
請求項1に記載の情報処理装置。 - ジョブを実行する複数のコプロセッサの使用率と、前記コプロセッサが入出力するデータが経由する複数のインタフェースカードの使用率と、前記複数のコプロセッサと前記複数のインタフェースカード間の通信のレイテンシおよびスループットとを計測し、
計測結果にもとづいて、前記複数のコプロセッサの中から、ジョブを実行させるコプロセッサを決定し、前記複数のインタフェースカードの中から、コプロセッサが入出力するデータが経由するインタフェースカードを決定し、
コプロセッサが実行したジョブの実行時間、データ転送量および入出力要求発行回数を計測し、計測結果を含むジョブプロファイルを生成し、
ジョブを実行させるコプロセッサと、コプロセッサが入出力するデータが経由するインタフェースカードとを決定する際に、前記ジョブプロファイルを用いて、コプロセッサとインタフェースカードとの全ての組み合わせについて、実行対象のジョブの予想実行時間を算出し、予想実行時間が最短であるコプロセッサとインタフェースカードとの組み合わせを選択する
ことを特徴とするジョブスケジューリング方法。 - コンピュータに、
ジョブを実行する複数のコプロセッサの使用率と、前記コプロセッサが入出力するデータが経由する複数のインタフェースカードの使用率と、前記複数のコプロセッサと前記複数のインタフェースカード間の通信のレイテンシおよびスループットとを計測する処理と、
計測結果にもとづいて、前記複数のコプロセッサの中から、ジョブを実行させるコプロセッサを決定し、前記複数のインタフェースカードの中から、コプロセッサが入出力するデータが経由するインタフェースカードを決定する処理と、
コプロセッサが実行したジョブの実行時間、データ転送量および入出力要求発行回数を計測し、計測結果を含むジョブプロファイルを生成する処理と、
ジョブを実行させるコプロセッサと、コプロセッサが入出力するデータが経由するインタフェースカードとを決定する際に、前記ジョブプロファイルを用いて、コプロセッサとインタフェースカードとの全ての組み合わせについて、実行対象のジョブの予想実行時間を算出し、予想実行時間が最短であるコプロセッサとインタフェースカードとの組み合わせを選択する処理とを実行させる
ためのジョブスケジューリングプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013041630A JP5660149B2 (ja) | 2013-03-04 | 2013-03-04 | 情報処理装置、ジョブスケジューリング方法およびジョブスケジューリングプログラム |
US14/196,406 US9244740B2 (en) | 2013-03-04 | 2014-03-04 | Information processing device, job scheduling method, and job scheduling program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013041630A JP5660149B2 (ja) | 2013-03-04 | 2013-03-04 | 情報処理装置、ジョブスケジューリング方法およびジョブスケジューリングプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014170363A JP2014170363A (ja) | 2014-09-18 |
JP5660149B2 true JP5660149B2 (ja) | 2015-01-28 |
Family
ID=51421628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013041630A Expired - Fee Related JP5660149B2 (ja) | 2013-03-04 | 2013-03-04 | 情報処理装置、ジョブスケジューリング方法およびジョブスケジューリングプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9244740B2 (ja) |
JP (1) | JP5660149B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9442760B2 (en) * | 2014-10-03 | 2016-09-13 | Microsoft Technology Licensing, Llc | Job scheduling using expected server performance information |
WO2016187232A1 (en) | 2015-05-21 | 2016-11-24 | Goldman, Sachs & Co. | General-purpose parallel computing architecture |
US11449452B2 (en) * | 2015-05-21 | 2022-09-20 | Goldman Sachs & Co. LLC | General-purpose parallel computing architecture |
US9870266B2 (en) | 2015-07-30 | 2018-01-16 | Nasdaq, Inc. | Background job processing framework |
US10061548B1 (en) * | 2017-03-31 | 2018-08-28 | Kyocera Documents Solutions Inc. | Information processing apparatus, information processing method, and recording medium that calculate optimized driver settings by evolution strategy |
US10489195B2 (en) | 2017-07-20 | 2019-11-26 | Cisco Technology, Inc. | FPGA acceleration for serverless computing |
JP7087649B2 (ja) | 2018-05-08 | 2022-06-21 | 富士通株式会社 | 情報処理装置、情報処理方法および情報処理プログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7441244B2 (en) * | 2003-12-10 | 2008-10-21 | International Business Machines Corporation | Workload scheduler with cumulative weighting indexes |
JP2007249491A (ja) * | 2006-03-15 | 2007-09-27 | Fujitsu Ltd | マルチサーバ環境においてバッチジョブを分散させるプログラム、装置、および方法 |
JP4961833B2 (ja) * | 2006-05-19 | 2012-06-27 | 日本電気株式会社 | クラスタシステム、負荷分散方法、最適化クライアントプログラム、及び調停サーバプログラム |
US7957948B2 (en) * | 2007-08-22 | 2011-06-07 | Hyperformit, Inc. | System and method for capacity planning for systems with multithreaded multicore multiprocessor resources |
JP5210730B2 (ja) * | 2007-11-28 | 2013-06-12 | 株式会社日立製作所 | 仮想マシンモニタ及びマルチプロセッサシステム |
US8375392B2 (en) | 2010-01-12 | 2013-02-12 | Nec Laboratories America, Inc. | Data aware scheduling on heterogeneous platforms |
JP5585140B2 (ja) * | 2010-03-18 | 2014-09-10 | 富士通株式会社 | 仮想計算機システムの管理プログラム,管理装置及び管理方法 |
US20120005685A1 (en) * | 2010-07-04 | 2012-01-05 | Chen Steve S | Information Processing Grid and Method for High Performance and Efficient Resource Utilization |
US8990827B2 (en) * | 2011-10-11 | 2015-03-24 | Nec Laboratories America, Inc. | Optimizing data warehousing applications for GPUs using dynamic stream scheduling and dispatch of fused and split kernels |
-
2013
- 2013-03-04 JP JP2013041630A patent/JP5660149B2/ja not_active Expired - Fee Related
-
2014
- 2014-03-04 US US14/196,406 patent/US9244740B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20140250287A1 (en) | 2014-09-04 |
JP2014170363A (ja) | 2014-09-18 |
US9244740B2 (en) | 2016-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5660149B2 (ja) | 情報処理装置、ジョブスケジューリング方法およびジョブスケジューリングプログラム | |
KR101332840B1 (ko) | 병렬 컴퓨팅 프레임워크 기반의 클러스터 시스템, 호스트 노드, 계산 노드 및 어플리케이션 실행 방법 | |
JP5245722B2 (ja) | スケジューラ、プロセッサシステム、プログラム生成装置およびプログラム生成用プログラム | |
JP2009265963A (ja) | 情報処理システム及びタスクの実行制御方法 | |
KR101640848B1 (ko) | 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치 | |
JP2007257097A (ja) | 仮想計算機システム及びその物理リソース再構成方法並びにプログラム | |
JP5408330B2 (ja) | マルチコアプロセッサシステム、スレッド制御方法、およびスレッド制御プログラム | |
US20130125131A1 (en) | Multi-core processor system, thread control method, and computer product | |
JP6372262B2 (ja) | 印刷装置、およびプログラム | |
CN114816777A (zh) | 命令处理装置、方法、电子设备以及计算机可读存储介质 | |
US9690619B2 (en) | Thread processing method and thread processing system for setting for each thread priority level of access right to access shared memory | |
JP2020024636A (ja) | スケジューリング装置、スケジューリングシステム、スケジューリング方法及びプログラム | |
JP7122299B2 (ja) | 処理タスクを実行するための方法、装置、デバイス、および記憶媒体 | |
JP6368452B2 (ja) | 非同期のデバイスによって実行されるタスクのスケジューリングの向上 | |
US9141429B2 (en) | Multicore processor system, computer product, and control method | |
KR20160061726A (ko) | 인터럽트 핸들링 방법 | |
US9710311B2 (en) | Information processing system, method of controlling information processing system, and recording medium | |
JP2006079394A (ja) | データ処理装置 | |
KR20130104958A (ko) | 다중 운영체제들을 실행하는 장치 및 방법 | |
JP5376042B2 (ja) | マルチコアプロセッサシステム、スレッド切り替え制御方法、およびスレッド切り替え制御プログラム | |
WO2012105000A1 (ja) | プログラム実行方法 | |
CN219642231U (zh) | 一种任务分发装置和基于任务分发装置的多核异构处理器 | |
US20230236889A1 (en) | Distributed accelerator | |
JP2012008838A (ja) | 印刷文書変換装置およびプログラム | |
JP5601414B2 (ja) | マルチコアプロセッサシステム、制御方法、および制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5660149 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |