KR940005876Y1 - 비중복 클럭펄스 발생회로 - Google Patents

비중복 클럭펄스 발생회로 Download PDF

Info

Publication number
KR940005876Y1
KR940005876Y1 KR2019910022574U KR910022574U KR940005876Y1 KR 940005876 Y1 KR940005876 Y1 KR 940005876Y1 KR 2019910022574 U KR2019910022574 U KR 2019910022574U KR 910022574 U KR910022574 U KR 910022574U KR 940005876 Y1 KR940005876 Y1 KR 940005876Y1
Authority
KR
South Korea
Prior art keywords
clock pulse
inverter
output
output terminal
transmission gates
Prior art date
Application number
KR2019910022574U
Other languages
English (en)
Other versions
KR930016761U (ko
Inventor
정성욱
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910022574U priority Critical patent/KR940005876Y1/ko
Publication of KR930016761U publication Critical patent/KR930016761U/ko
Application granted granted Critical
Publication of KR940005876Y1 publication Critical patent/KR940005876Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

비중복 클럭펄스 발생회로
제1도는 종래 클럭펄스 발생회로도.
제2a도 내지 c도는 제2도에 따른 클럭파형도.
제3도는 본 고안 비중복 클럭펄스 발생회로도.
제4도는 제3도에 따른 클럭출력도.
제5도는 제3도에 따른 트랜스미션 게이트의 회로도.
제6a도 내지 e도는 제3도에 따른 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
I1 : 클럭동기형 회로 2, 3 : 래치부
I1-I7 : 인버터 R1-R4 : 저항
T1-T4 : 트랜스미션 게이트
본 고안은 비중복 클럭펄스 발생회로에 관한 것으로, 특히 클럭동기형 회로에서 사용되는 두개의 클럭펄스가 중첩되지 않도록 하여 오동작을 방지할 수 있도록 한 비중복 클럭펄스 발생회로에 관한 것이다.
제1도는 종래 클럭펄스 발생회로도로서, 이에 도시된 바와 같이 클럭단자 (CK)를 클럭동기형회로(1)의 입력단자(Q1)에 직접 접속함과 아울러 인버터(I1)를 통해 입력단자(Q2)에 접속하여 구성하였다.
이와 같이 구성된 종래 클럭펄스 발생회로는 클럭동기형회로(1)의 입력단자 (Q1)에 제2b도와 같은 클럭펄스(CK)가 직접 입력되고, 입력단자(Q2)에는 제2c도에 도시된 바와 같이 소정의 지연시간을 두고 반전된 클럭펄스(CK)가 입력된다.
상기에서 설명한 바와 같이 종래 클럭펄스 발생회로는 클럭동기형 회로에 입력되는 두개의 펄스가 인버터를 통해 반전되는 전위를 갖게 되나, 인버터의 지연시간에 의해 제2b, c도의 파형의 중첩부분(t1,t2)이 생기게 되므로, 두개의 클럭펄스가 동시에 고전위 되는 경우가 발생한다.
따라서, 이 중첩부분(t1,t2)의 두 클럭펄스를 입력받는 회로가 오동작을 하는 문제점이 있었다.
본 고안은 이러한 문제점을 해결하기 위하여 하나 또는 두개의 인버터를 통하는 클럭펄스로 트랜스미션 게이트를 제어하여 중복되는 부분을 제거하는 비중복 클럭펄스 발생회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 고안 비중복 클럭펄스 발생회로도로서, 이에 도시한 바와 같이 전원단자(Vcc)를 저항(R1)(R2) 및 트랜스미션 게이트(T1)(T2)를 각기 통해 래치부 (2)(3)에 접속하는 동시에 출력단자(A)(B)에 각기 접속하고, 그 각 접속점을 트랜스미션 게이트(T3)(T4)를 통해 접지저항(R3)(R4)에 각기 접속하고, 제어단자(CK1) (K2)를 상기 트랜스미션 게이트(T1-T4)의 제어단자(g1,g2,g3,g4), (g1,g2,g3,g4)에 각기 접속하여 구성한 것으로, 상기 래치부(2)는 상기 트랜스미션 게이트(T1)의 출력단이 입력단에 접속된 인버터(I2)의 출력단을 인버터(I4)를 통해 상기 출력단자 (A)에 접속되는 동시에 그의 입력단에 접속하여 구성하며, 상기 래치부(3)는 상기 트랜스미션 게이트(T2)의 출력단이 입력단에 접속된 인버터(I3)의 출력단을 인버터 (I)를 통해 그의 입력단에 접속하여 구성한다.
이와 같이 구성한 본 고안의 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
우선, 제4도에 도시한 바와 같이 제어신호(CK1)는 제어신호(CK0)가 인버터 (I6)(I7)를 통한 출력펄스이고, 제어신호는 제어신호(CKO)가 인버터(I6)를 통한 출력펄스이다.
따라서, 제6b도와 c도에 도시한 바와 같이 출력된 클럭펄스(CK1)는 서로 반전된 전위를 갖지만 중첩되는 부분이 생긴다.
또한, 제5도에 도시한 바와 같이 트랜스미션 게이트(T1-T4)는 피모스 트랜지스터(PMOS)와 엔모스 트랜지스터(NMOS)가 연결되어 동작한다.
따라서, 제3도와 제6b,c도에 도시한 바와 같이, 트랜스미션 게이트(T1-T4)의 제어단자(g1,g2,g3,g4), (g1,g2,g3,g4)에 고전위의 제어신호(CK1)와, 저전위의 제어신호가 입력되면, 트랜스미션 게이트(T1),(T4)는 "온"되고 트랜스미션 게이트(T2)(T3)는 "오프"되므로 제6d,e도에서 보는 바와 같이 ⓐ부분에서 출력단자(A)로는 래치부(2)의 인버터(I2)(I4)에 의해 래치되는 값인 고전위가 출력되고, 출력단자(B)로는 접지전위인 저전위가 출력된다.
만일, 제어신호(CK1)가 모두 고전위라면, 엔모스 트랜지스터(NMOS)는 턴-온되고, 피모스 트랜지스터(PMOS)는 턴-오프된다. 따라서 트랜스미션 게이트 (T1-T4)는 순간적으로 반만 열리게 되므로, 제6d,e도에서 보는 바와 같이 ⓑ부분에서 출력단자(A)(B)로 모두 저전위가 출력된다.
반면, 제어신호(CK1)가 저전위이고, 제어신호가 고전위인 입력이 인가되면, 트랜스미션 게이트(T2)(T3)는 "온"되고, 트랜스미션 게이트(T1)(T4)는 "오프"되므로 제6d,e도에서 보는 바와 같이 ⓒ부분에서 출력단자(A)로 접지전위인 저전위가 출력되고, 출력단자(B)로는 래치부(3)의 인버터(I3)(I5)에 의해 래치되는 값인 고전위가 출력된다.
또한 제어신호(CK1)가 모두 저전위로 인가되면, 엔모스 트랜지스터는 턴-오프되고, 피모스 트랜지스터는 턴-온된다. 따라서, 트랜스미션 게이트(T1-T4)는 순간적으로 반만 열리게 되므로, 제6d,e도에 도시한 바와 같이 ⓓ부분에서 출력단자(A)(B)로 모두 저전위가 출력된다.
결국, 상기의 설명과 같은 동작을 반복하므로 고전위 클럭펄스가 중첩되는 부분이 생기지 않는다.
상기에서 설명한 바와 같이 본 고안은 하나의 클럭펄스에서 두개의 같은 주파수를 갖는 서로 상반되는 클럭펄스를 발생시키되 중복되는 부분을 없애줌으로써 이 클럭펄스들이 중앙처리장치에 인가될시 오동작을 방지하는 유용한 효과가 있다.

Claims (3)

  1. 전원단자(Vcc)를 저항(R1)(R2) 및 트랜스미션 게이트(T1)(T2)를 각기 통해 래치부(2)(3)에 접속함과 동시에 출력단자(A)(B)에 각기 접속하고, 상기 각 접속점을 트랜스미션 게이트(T3)(T4)를 통해 접지저항(R3)(R4)에 각기 접속하며, 제어신호(CK1)를 상기 트랜스미션 게이트(T1-T4)의 제어단자(g1,g2,g3,g4), (g1,g2, g3,g4)에 각기 접속하여 구성한 것을 특징으로 하는 비중복 클럭펄스 발생회로.
  2. 제1항에 있어서, 상기 래치부(2)는 상기 트랜스미션 게이트(T1)의 출력단이 입력단에 접속된 인버터(I2)의 출력단을 인버터(I4)를 통해 그의 입력단에 접속한 것을 특징으로 하는 비중복 클럭펄스 발생회로.
  3. 제1항에 있어서, 상기 래치부(3)는 상기 트랜스미션 게이트(T2)의 출력단이 입력단에 접속된 인버터(13)의 출력단을 인버터(15)를 통해 그의 입력단에 접속한 것을 특징으로 하는 비중복 클럭펄스 발생회로.
KR2019910022574U 1991-12-17 1991-12-17 비중복 클럭펄스 발생회로 KR940005876Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910022574U KR940005876Y1 (ko) 1991-12-17 1991-12-17 비중복 클럭펄스 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910022574U KR940005876Y1 (ko) 1991-12-17 1991-12-17 비중복 클럭펄스 발생회로

Publications (2)

Publication Number Publication Date
KR930016761U KR930016761U (ko) 1993-07-29
KR940005876Y1 true KR940005876Y1 (ko) 1994-08-26

Family

ID=19324486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910022574U KR940005876Y1 (ko) 1991-12-17 1991-12-17 비중복 클럭펄스 발생회로

Country Status (1)

Country Link
KR (1) KR940005876Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379334B1 (ko) * 2000-09-15 2003-04-10 주식회사 하이닉스반도체 클럭 발생회로
KR100548268B1 (ko) * 1998-09-09 2006-05-12 엘지전자 주식회사 진동저감용 압축기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548268B1 (ko) * 1998-09-09 2006-05-12 엘지전자 주식회사 진동저감용 압축기
KR100379334B1 (ko) * 2000-09-15 2003-04-10 주식회사 하이닉스반도체 클럭 발생회로

Also Published As

Publication number Publication date
KR930016761U (ko) 1993-07-29

Similar Documents

Publication Publication Date Title
JPH0691431B2 (ja) フリツプフロツプ回路用クロツク制御回路
JPH05159580A (ja) アドレス入力バッファ
JP2685050B2 (ja) コンパレータ回路
KR940005876Y1 (ko) 비중복 클럭펄스 발생회로
KR920018640A (ko) Lcd 구동회로
JPH09312553A (ja) 論理回路
JP3120492B2 (ja) 半導体集積回路
JPH0352687B2 (ko)
KR890015406A (ko) 반도체 집적회로
JP2560698B2 (ja) ラツチ回路
EP0773627A1 (en) Flip-flop circuit
US4996454A (en) Hot clock complex logic
JPH0453449B2 (ko)
JPH04306013A (ja) ラッチ回路装置
KR930004892Y1 (ko) 래치 장치
KR930006135Y1 (ko) 펄스 발생회로
KR940006974Y1 (ko) 오실레이터 임의 선택회로
JP2776643B2 (ja) クロック駆動回路
KR900008101B1 (ko) 트라이 스테이트 인버터를 이용한 플립플롭
JPS60173921A (ja) パルスジエネレ−タ
KR950000206Y1 (ko) 3분주회로
JP3584357B2 (ja) プログラマブル・ディレー・ライン遅延量変更回路
KR0167225B1 (ko) 클럭신호 동기회로
SU1598160A1 (ru) Трехзначный элемент
JPH0691459B2 (ja) ３値出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040719

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee