KR940004461A - 데이터전송장치 및 멀티프로세서시스템 - Google Patents

Abstract

프로세서간의 결합네트워크를 복수의 데이터전송채널로 구성한 멀티프로세서시스템에 있어서 배선수의 저감과 고속데이터전송을 양립되게 한 것으로서 제어버서(50)상에 어드레스카운트펄스(ACNT)를 송신하기 위한 데이터전송제어회로(13)를 프로세서엘리먼트(10)에 설치하고, 데이터전송버피(21)와 버피제어회로 (22)를 N개의 데이터전송채널(20)의 각각에 설치한 구성으로 버피제어회로(22)는, 식별번호레지스터(31), 입출력제어회로(32), 어드레스카운터(33)및 비교회로 (34)를 구비한 것이다. 이중 어드레스카운터(33)은 어느 채널에서도 동일치로되도록 미리 설정되는 정수치를 채널어드레스로서 유지하고, ACNT를 수신할 때마다 상기 어드레스를 증가한다. 식별번호와 채널어드레스가 일치하는 경우에, 데이터버스(40)에 접속된 자신의 채널의 데이터전송버퍼(21)를 선택한다.

Description

데이터전송장치 및 멀티프로세서시스템

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 제1의 실시예에 데이터전송장치의 구성을 표시하는 블록도.

제2도는 제1도중의 1개의 데이터전송채널에 설치된 입출력제어회로의 내부구성을 표시하는 블록도.

제3도는 제1의 실시예에 있어 프로세서엘리먼트에서 복수의 데이터전송채널에의 랜덤데이터전송의 동작을 표시하는 타이밍도.

Claims (15)

1개의 데이터전송제어회로와 각 데이터를 일시 유지하기 위한 데이터전송버퍼를 구비한 복수의 데이터전송채널이 공통의 데이터버스 및 제어버스를 통하여 접속된 구조를 갖는 데이터전송장치에 있어서, 상기 복수의 데이터전송채널의 각각은, 자신의 데이터전송채널의 어드레스로서 다른 데이터전송채널과는 다른 식별번호를 유지하기 위한 식별번호유지수단과, 어느 데이터전송채널에서도 동일치로 되도록 설정되고, 또한 상기 데이터전송제어회로에서 상기 제어버스를 통하여 어드레스카운트펄스를 받을 때마다 다른 데이터전송채널과 동시에 일정치씩 갱신되는 채널어드레스를 유지하기 위한 채널어드레스유지수단과, 상기 식별번호유지수단이 유지하고 있는 식별번호와 상기 채널어드레스유지수단이 유지하고 있는 채널어드레스가 일치된 경우에 상기 데이터전송제어회로와의 사이의 데이터버스를 통한 데이터전송의 상대로서 자신의 데이터전송채널의 상기 데이터전송버퍼를 선택하기 위한 버퍼선택수단을 구비한 것을 특징으로 하는 데이터전송장치.

제1항에 있어서, 상기 복수의 데이터전송채널은 각가 데이터를 일시 유지하기 위한 복수의 데이터전송버퍼를 각각 구비하고, 또한 상기 채널어드레스유지수단은 어느 데이터전송채널에도 동일치로 되도록 설정되고 또한 상기 제어버스를 통하여 다른 데이터전송채널과 동시에 일정치씩 갱신되는 복합어드레스를 유지하는 기능을 갖고, 상기 복합어드레스는 상기 채널어드레스를 상위부분으로 하고, 또한 자신의 데이터전송채널의 상기 복수의 데이터전송버퍼중의 1개를 선택하기 위한 버퍼어드레스를 하위부분으로 하는 것을 특징으로 하는 데이터전송장치.

제1항에 있어서, 상기 복수의 데이터전송채널의 각각은, 상기 데이터버스상에 코멘드를 송신한 취지의 코멘드데이터신호를 상기 데이터전송제어회로에서 상기 제어버스를 통하여 받았을 때에는 상기 데이터버스상의 코멘드를 받고 또한 받은 코멘드를 유지하기 위한 코멘드유지수단을 추가로 구비한 것을 특징으로 하는 데이터전송장치.

제3항에 있어서, 상기 코멘드유지수단은 상기 채널어드레스유지수단에 채널어드레스로서 설정하도록 상기 데이터전송제어회로에서 상기 코멘드의 일부로서 제공된 어드레스를 유지하기 위한 제1의 필드를 가지는 것을 특징으로 하는 데이터전송장치.

제3항에 있어서, 상기 코멘드유지수단은 상기 데이터전송제어회로와 상기 데이터전송버퍼와의 사이의 데이터전송의 방향을 결정하도록 상기 데이터전송제어회로에서 상기 코멘드의일부로서 제공된 데이터전송방향의 지정을 유지하기 위한 제2의 필드를 가지는 것을 특징으로 하는 데이터전송장치.

제3항에 있어서, 상기 코멘드유지수단은 상기 데이터전송제어회로에서 상기 코멘드의 일부로서 제공된 브로드캐스트의 지정을 유지하기 위한 제3의 필드를 가지고, 또한 상기 복수의 데이터전송채널의 각각은 상기 코멘드유지수단의 제3의 필드중의 브로드캐스트의 지정에 따라, 상기 데이터전송제어회로에서 상기 데이터버스상에 송신되는 데이터를, 상기 버퍼선택수단의 선택에 관계없이 자신의 데이터전송채널의 상기 데이터전송버퍼에 수신하기 위한 브로드캐스트제어수단을 추가로 구비한 것을 특징으로 하는 데이터전송장치.

1개의 데이터전송제어회로와, 각각 데이터를 일시 유지하기 위한 데이터전송버퍼를 구비한 복수의 데이터전송채널이 공통의 데이터버스 및 제어버스를 통하여 접속된 구조를 갖는 데이터전송장치에 있어서, 상기 복수의 데이터전송채널의 각각은, 자신의 데이터전송채널의 어드레스로서 다른 데이터전송채널과는 다른 식별번호를 유지하기 위한 식별번호유지수단과, 어느 데이터전송채널에서도 동일치로 되도록 리세트된 정수치를 유지하고, 상기 데이터전송제어회로에서 상기 데이터버스상에 송신되는 데이터에 수반하여 상기 데이터전송제어회로에서 상기 제어버스를 통하여 받는 데이터스트로브펄스에 응하여 상기 유지하고 있는 정수치를 일정치씩 갱신하고, 또한 상기 갱신된 정수치가 소정의 값에 달했을 때에는 카운트펄스를 출력하기 위한 데이터제어수단과, 어느 데이터전송채널에도 동일치로 되도록 설정하고, 또한 상기 데이터수제어수단에서의 카운트펄스를 받을 때마다 다른 데이터전송채널과 동시에 일정치씩 갱신되는 채널어드레스를 유지하기 위한 채널어드레스유지수단과, 상기 식별번호유지수단이 유지하고 있는 식별번호와 상기 채널어드레스유지수단이 유지하고 있는 채널어드레스가 일치한 경우에 상기 데이터전송제어회로와의 사이의 상기 데이터버스를 통한 데이터전송의 상대로서 자신의 데이터전송채널의 상기 데이터전송버퍼를 선택하기 위한 버퍼선택수단을 구비한 것을 특징으로 하는 데이터전송장치.

제7항에 있어서, 상기 데이터전송제어회로는 1개의 데이터를 소정의 분할수의 부분데이터로 나눠서 순차 상기 데이터버스상에 송신하는 기능을 가지고, 또한 상기 데이터수제어수단은, 어느 데이터전송채널에도 동일치로 되도록 설정된 데이터수를 유지하기 위한 데이터수레지스터와, 어느 데이터전송채널에도 동일치로 되도록 리세트된 제1의 정수치를 유지하고, 상기 데이터전송제어회로에서의 데이터스트로브펄스를 받을 때마다 상기 유지하고 있는 제1의 정수치를 일정치씩 갱신하고, 또한 상기 갱신된 제1의 정수치가 상기 데이터의 분할수에 달했을 때에는 내부카운트펄스를 출력하는 동시에 상기 갱신된 제1의 정수치를 다시 리세트하기 위한 스트로브카운터와, 어느 데이터전송채널에도 동일치로 되도록 리세트된 제2의 정수치를 유지하고, 또한 상기 스트로브카운터에서의 내부카운트펄스를 받을 때마다 상기 유지하고 있는 제2의 정수치를 일정치씩 갱신하기 위한 데이터카운트와, 상기 데이터카운트중의 갱신된 제2의 정수치가 상기 데이터수레지스터에 유지되고 있는 데이터수와 일치했을 때에는 상기 채널어드레스유지수단에 카운트펄스를 출력하기 위한 비교기를 구비한 것을 특징으로 하는 데이터전송장치.

제7항에 있어서, 상기 복수의 데이터전송채널의 각각은, 랜덤전송을 지정하는 취지의 동작모드전환신호를 상기 데이터전송제어회로에서 상기 제어버스를 통하여 계속적으로 받고 있는 동안은 상기 데이터전송제어회로에서 상기 데이터버스를 통하여 어드레스를 표시하는 헤더를 받고 또한 상기 받은 헤더를 상기 채널어드레스유지수단에 설정하는 채널어드레스설정동작과, 상기 버퍼선택수단에 의한 선택에 따라 자신의 데이터전송채널의 상기 데이터전송버퍼에 상기 데이터버스를 통한 데이터전송을 실행되게 하거나 또는 상기 데이터전송을 금지하는 데이터전송동작을 교호로 반복하기 위한 랜덤전송제어수단을 추가로 구비한 것을 특징으로 하는 데이터전송장치.

N개의 프로세서엘리먼트와, 행렬상으로 배치된 N×N개의 데이터전송채널과, N조의 로우버스와, N조의 컬럼버스를 구비한 멀티프로세서시스템에 있어서, 상기 N개의 프로세서엘리먼트는 각각 로우포트와 컬럼포트를 가지는 데이터전송제어회로를 각각 구비하고, 상기 N×N개의 데이터전송채널의 각각은 제1 및 제2의 포트를 가지는 데이터전송버퍼와, 제1 및 제2의 버퍼제어수단을 구비하고, 상기 N개의 프로세서엘리먼트중의 i[i=1~N]번째의 프로세서엘리먼트의 상기 데이터전송제어회로의 로우포트는, 상기 N조의 로우버스중의 i번째의 로우버스를 통하여 상기 N×N개의 데이터전송채널중의 i번째의 로우를 구성하는 제i군의 N개의 데이터전송채널의 각각의 상기 제1의 포트에 공통접속되고, 상기 N개의 프로세서엘리먼트중의 j[j=1~N]번째의 프로세서엘리먼트의 상기 데이터전송제어회로의 컬럼포트는, 상기 N조의 컬럼버스중의 j번째의 컬럼버스를 통하여, 상기 N×N개의 데이터전송채널중의 j번째의 컬럼을 구성하는 제j군의 N개의 데이터전송채널의 각각의 상기 제2의 포트에 공통 접속되고, 상기 제i군의 데이터전송채널의 각각의 상기 제1의 버퍼제어수단은 자신의 데이터전송채널의 컬럼번호 j를 제1의 식별번호로서 유지하기 위한 제1의 식별번호유지수단과, 상기 i번째의 프로세서엘리먼트의 데이터전송제어회로에서 상기 i번째의 로우버스를 통하여 상기 제i군의 데이터전송채널중의 어느 데이터전송채널에도 동일치로 되도록 설정되고, 또한 상기 i번째의 로우버스를 통하여상기 제i군의 데이터전송채널중의 다른 데이터전송채널과 동시에 1씩 갱신되는 제1의 채널어드레스를 유지하기 위한 제1의 채널어드레스유지수단과, 상기 제1의 식별번호유지수단이 유지하고 있는 제1의 식별번호와 상기 제1의 채널어드레스유지수단이 유지하고 있는 1의 채널어드레스가 일치한 경우에 상기 i번째의 프로세서엘리먼트의 데이터전송제어회로와의 사이의 상기 i번째의 로우버스를 통한 데이터전송의 상대로서 자신의 데이터전송채널의 상기 데이터전송버퍼를 선택하기 위한 제1의 버퍼선택수단을 구비하고 또한, 상기 제j군의 데이터전송채널의 각각의 상기 제2의 버퍼제어수단은, 자신의 데이터전송채널의 로우번호 i를 제2의 식별번호로서 유지하기 위한 제2의 식별번호유지수단과, 상기 j번째의 프로세서엘리먼트의 데이터전송제어회로에서 상기 j번째의 컬럼버스를 통하여 상기 제j군 전송채널중의 어느 데이터전송채널에도 동일치로 되도록 설정되고, 또한 상기 j번째의 컬럼버스를 통하여 상기 제j군의 데이터 전송채널중의 다른 데이터전송채널과 동시에 1씩 갱신되는 제2의 채널어드레스를 유지하기 위한 제.의 채널어드레스유지수단과, 상기 제2의 식별번호유지수단이 유지하고 있는 제2의 식별번호와 상기 제2의 채널어드레스유지수단이 유지하고 있는 제2의 채널어드레스가 일치한 경우에 상기 j번째의 프로세서엘리먼트의 데이터전송제어회로와의 사이의 상기 j번째의 컬럼버스를 통한 데이터전송의 상대로서 자신의 데이터전송채널의 상기 데이터전송버퍼를 선택하기 위한 제2의 버퍼선택수단을 구비한 것을 특징으로 하는 멀티프로세서시스템.

제10항에 있어서, 상기 N개의 프로세서엘리먼트중의 i번째의 프로세서엘리먼트는, 상기 제i군의 데이터전송채널중의 어느건가의 데이터전송채널의 상기 제2의 인식번호유지수단에 상기 제2의 식별번호로서 유지되어 있고, 또한 상기 i번째의 로우버스를 통하여 상기 데이터전송제어회로에 판독된 로우번호 i를 자신의 프로세서엘리먼트의 인식번호로서 기억하기 위한 인식번호기억수단을 추가로 구비한 것을 특징으로 하는 멀티프로세스시스템.

제10항에 있어서, 상기 N개의 프로세서엘리먼트중의 j번째의 프로세서엘리먼트는 상기 제j군의 데이터전송채널중의 어느건가의 데이터전송채널의 상기 제1의 식별번호유지수단에 상기 제1의 식별번호로서 유지되어 있고, 또한 상기 j번째의 컬럼버스를 통하여 상기 데이터전송제어회로에 판독된 컬럼번호 j를 자신의 프로세서엘리먼트의 인식번호로서 기억하기 위한 인식번호기억수단을 추가로 구비한 것을 특징으로 하는 멀티프로세스시스템.

제10항에 있어서, 상기 N개의 프로세서엘리먼트중의 i번째의 프로세서엘리먼트는, 상기 제i군의 데이터전송채널 각각의 상기 제1의 식별번호유지수단에 상기 제1의 식별번호로서 유지되어 있고, 또한 상기 i번째의 로우버스를 통하여 상기 데이터전송제어회로에 순차 판독된 N개의 컬럼번호 j[j=1~N]중의 최대치 N을, 상기 i번째의 로우버스를 통하여 자신의 프로세서엘리먼트에 접속된 데이터전송채널의 수로서 기억하기 위한 채널수기억수단을 추가로 구비한 것을 특징으로 하는 멀티프로세서시스템.

제10항에 있어서, 상기 N개의 프로세서엘리먼트중의 j번째의 프로세서엘리먼트는, 상기 제j군의 데이터전송채널 각각의 상기 제2의 식별번호유지수단에 상기 제2의 식별번호로서 유지되어 있고, 또한 상기 j번째의 컬럼버스를 통하여 상기 데이터전송제어회로에 순차 판독된 N개의 로우번호 i[i=1~N]중의 최대치 N을, 상기 j번째의 컬럼버스를 통하여 자신의 프로세서엘리먼트에 접속된 데이터전송채널의 수로서 기억하기 위한 채널수기억수단을 추가로 구비한 것을 특징으로 하는 멀티프로세서시스템.

1개의 제1의 장치와 복수의 제2의 장치와의 사이의 공통버스를 통한 데이터전송방법에 있어서, 상기 복수의 제2의 장치 각각에 서로 다른 식별번호를 설정하는 스텝과, 상기 복수의 제2의 장치 각각에 서로 같은 어드레스를 설정하는 스텝과, 상기 복수의 제2의 장치 각각이 유지하고 있는 어드레스를 일정치씩 동시에 갱신하는 스텝과, 상기 복수의 제2의 장치중 갱신된 어드레스와 일치하는 식별번호를 유지하고 있는 제2의 장치를 상기 제1의 장치의 데이터전송상대로서 선택하는 스텝을 구비한 것을 특징으로 하는 데이터전송방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.