JP2020190916A

JP2020190916A - データ転送回路、電子部品、電子機器及び移動体

Info

Publication number: JP2020190916A
Application number: JP2019095748A
Authority: JP
Inventors: 克仁中島; Katsuhito Nakajima
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2019-05-22
Filing date: 2019-05-22
Publication date: 2020-11-26
Also published as: US11257556B2; US20200372964A1

Abstract

【課題】パラメーターの調整工程において実質的にパラメーターの複数回の書き換えが可能なワンタイムＰＲＯＭを備えたデータ転送回路を提供すること。【解決手段】第１〜第ｍのレジスターアドレス及び第１〜第ｍのレジスターデータを記憶するワンタイムＰＲＯＭと、機能素子の動作を制御する第１〜第ｎのパラメーターに対応する第１〜第ｎのデータを保持する第１〜第ｎのレジスターと、前記ワンタイムＰＲＯＭから前記第ｉのレジスターアドレス及び前記第ｉのレジスターデータを取得し、ｋは１以上ｎ以下の整数であり、前記第ｉのレジスターアドレスで指定される前記第ｋのレジスターに前記第ｉのレジスターデータを転送し、前記第ｉのレジスターデータにより前記第ｋのデータを更新するデータ転送制御回路と、を備えた、データ転送回路。【選択図】図１

Description

本発明は、データ転送回路、電子部品、電子機器及び移動体に関する。

特許文献１には、温度特性の合わせ込みが要求される半導体集積回路であって、１回目にデータビット列にデータが書き込まれ、２回目にフラグビット、データビット列及びパリティビットにデータが書き込まれるＯＴＰＲＯＭ（ＯｎｅＴｉｍｅＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）を具備する半導体集積回路が記載されている。この半導体集積回路は、１回目のデータビット列のデータと２回目のデータビット列のデータが異なるとき、パリティビットのデータに基づいて、データビット列のデータのエラー訂正を実行するエラー訂正回路と、フラグビットにデータが書き込まれたとき、フラグビットのデータに基づいて、データビット列のデータ及びパリティビットのデータを符号反転する符号反転回路と、を具備するので、ОＴＰＲＯＭに書き込まれたデータビット列を実質的に書き換えることができる。したがって、特許文献１に記載の半導体集積回路によれば、ＯＴＰ
ＲＯＭのサイズを低減させることができる。

特開２０１８−３２６７２号公報

しかしながら、特許文献１に記載の半導体集積回路では、パリティビットにデータを書き込むとその反転データを再度書き込むことができないため、データビット列を２回以上書き換えることができない。したがって、パラメーターの調整工程において、ＯＴＰＲＯＭに記憶されるパラメーターを複数回書き換える必要がある場合には、特許文献１に記載の半導体集積回路を適用することはできない。

本発明に係るデータ転送回路の一態様は、
ｍは１以上の整数であり、第１〜第ｍのレジスターアドレス及び第１〜第ｍのレジスターデータを記憶するワンタイムＰＲＯＭと、
ｎは２以上の整数であり、機能素子の動作を制御する第１〜第ｎのパラメーターに対応する第１〜第ｎのデータを保持する第１〜第ｎのレジスターと、
１以上ｍ以下の整数ｉの各々に対して、前記ワンタイムＰＲＯＭから前記第ｉのレジスターアドレス及び前記第ｉのレジスターデータを取得し、ｋは１以上ｎ以下の整数であり、前記第ｉのレジスターアドレスで指定される前記第ｋのレジスターに前記第ｉのレジスターデータを転送し、前記第ｉのレジスターデータにより前記第ｋのデータを更新するデータ転送制御回路と、を備える。

前記データ転送回路の一態様において、
前記ワンタイムＰＲＯＭは、前記第１〜第ｎのパラメーターの初期値である第１〜第ｎの初期データを記憶し、
前記データ転送制御回路は、前記ワンタイムＰＲＯＭから前記第１〜第ｎの初期データを取得して前記第１〜第ｎのレジスターに前記第１〜第ｎの初期データを転送した後、前記第ｋのレジスターに前記第ｉのレジスターデータを転送してもよい。

前記データ転送回路の一態様において、
前記データ転送制御回路は、前記第１〜第ｎのパラメーターの初期値である第１〜第ｎの初期データが前記第１〜第ｎのレジスターに並行してロードされた後、前記第ｋのレジスターに前記第ｉのレジスターデータを転送してもよい。

前記データ転送回路の一態様において、
前記ワンタイムＰＲＯＭは、所定のデータを記憶し、
前記データ転送制御回路は、前記ワンタイムＰＲＯＭから前記所定のデータを取得した場合に、前記第１〜第ｍのレジスターデータの転送を終了したと判断してもよい。

前記データ転送回路の一態様において、
前記ワンタイムＰＲＯＭは、前記第ｉのレジスターアドレスを記憶する領域のアドレスと前記第ｉのレジスターデータを記憶する領域のアドレスとが異なってもよい。

前記データ転送回路の一態様において、
前記ワンタイムＰＲＯＭは、前記第ｉのレジスターアドレスを記憶する領域のアドレスと前記第ｉのレジスターデータを記憶する領域のアドレスとが同じであってもよい。

前記データ転送回路の一態様において、
前記機能素子は、振動素子であり、
前記振動素子を発振させる発振回路を備え、
前記第１〜第ｎのパラメーターの１つは前記発振回路の温度補償パラメーターであり、前記第１〜第ｎのパラメーターの他の１つは前記発振回路の周波数調整パラメーターであってもよい。

本発明に係る電子部品の一態様は、
前記データ転送回路の一態様と、
前記機能素子と、を備えている。

本発明に係る電子機器の一態様は、
前記電子部品の一態様と、
前記電子部品からの出力信号に基づいて動作する処理回路と、を備えている。

本発明に係る移動体の一態様は、
前記電子部品の一態様と、
前記電子部品からの出力信号に基づいて動作する処理回路と、を備えている。

本実施形態の電子部品の機能ブロック図。第１実施形態におけるパラメーターの調整について説明するための図。第１実施形態におけるデータ転送の一例を示す図。第１実施形態におけるデータ転送のタイミングチャートの一例を示す図。第１実施形態におけるデータ転送の手順の一例を示すフローチャート図。第２実施形態におけるパラメーターの調整について説明するための図。第２実施形態におけるデータ転送の一例を示す図。第２実施形態におけるデータ転送のタイミングチャートの一例を示す図。第２実施形態におけるデータ転送の手順の一例を示すフローチャート図。第３実施形態におけるパラメーターの調整について説明するための図。第３実施形態におけるデータ転送の一例を示す図。第３実施形態におけるデータ転送のタイミングチャートの一例を示す図。第３実施形態におけるデータ転送の手順の一例を示すフローチャート図。発振器の平面図。発振器の断面図。発振器を構成する容器の平面図。発振器を構成する容器の断面図。発振器の機能ブロック図。本実施形態の電子機器の機能ブロック図。本実施形態の電子機器の外観の一例を示す図。本実施形態の移動体の一例を示す図。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．電子部品
１−１．第１実施形態
図１は、本実施形態の電子部品の機能ブロック図である。図１に示すように、本実施形態の電子部品１は、データ転送回路１００と、機能素子２００とを備える。データ転送回路１００は、集積回路であってもよい。

機能素子２００は、所定の機能を有する素子であり、例えば、所望の周波数で発振する機能を有する振動素子であってもよいし、所望の物理量を検出する機能を有する物理量検出素子であってもよい。

データ転送回路１００は、データ転送制御回路１１０と、ワンタイムＰＲＯＭ（Programmable Read Only Memory）１２０と、第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎのｎ個のレジスターを含むレジスター群１３０とを備える。ｎは２以上の整数である。

第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎは、機能素子２００の動作を制御する第１〜第ｎのパラメーターに対応する第１〜第ｎのデータを保持する。

データ転送回路１００は、機能素子制御回路１５０を備えてもよい。機能素子制御回路１５０は、第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎが保持する第１〜第ｎのデータに基づいて、機能素子２００の動作を制御する。例えば、機能素子２００が振動素子であれば、機能素子制御回路１５０は、第１〜第ｎのデータに基づいて、機能素子２００の発振周波数や温度等を制御してもよい。また、例えば、機能素子２００が物理量検出素子であれば、機能素子制御回路１５０は、第１〜第ｎのデータに基づいて、機能素子２００の検出感度等を制御してもよい。

ワンタイムＰＲＯＭ１２０は、各アドレスについて１回のみ書き換え可能な不揮発性メモリーであり、第１〜第ｍのレジスターアドレス及び第１〜第ｍのレジスターデータを記憶する。ｍは１以上の整数である。本実施形態では、ワンタイムＰＲＯＭ１２０は、１以上ｍ以下の整数ｉの各々に対して、第ｉのレジスターアドレスを記憶する領域のアドレスと第ｉのレジスターデータを記憶する領域のアドレスとが異なる。また、本実施形態では、ワンタイムＰＲＯＭ１２０は、第１〜第ｎのパラメーターの初期値である第１〜第ｎの初期データを記憶する。

例えば、第１〜第ｎの初期データは、ワンタイムＰＲＯＭ１２０の先頭アドレスから順
に、すなわちアドレス０〜ｎ−１に記憶されていてもよい。また、第１のレジスターアドレス、第１のレジスターデータ、第２のレジスターアドレス、第２のレジスターデータ、・・・、第ｍのレジスターアドレス、第ｍのレジスターデータの順に、ワンタイムＰＲＯＭ１２０のアドレスｎ〜ｎ＋ｍ−１に記憶されていてもよい。

データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０に記憶されているデータをレジスター群１３０に転送する制御を行う。具体的には、データ転送制御回路１１０は、１以上ｍ以下の整数ｉの各々に対して、ワンタイムＰＲＯＭ１２０から第ｉのレジスターアドレス及び第ｉのレジスターデータを取得し、第ｉのレジスターアドレスで指定される第ｋのレジスター１３１−ｋに第ｉのレジスターデータを転送し、第ｉのレジスターデータにより第ｋのデータを更新する。ｋは１以上ｎ以下の整数である。特に、本実施形態では、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０から第１〜第ｎの初期データを取得して第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに第１〜第ｎの初期データを転送した後、第ｋのレジスター１３１−ｋに第ｉのレジスターデータを転送する。

本実施形態では、ワンタイムＰＲＯＭ１２０は、所定のデータを記憶し、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０から所定のデータを取得した場合に、第１〜第ｍのレジスターデータの転送を終了したと判断する。所定のデータは、第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに割り当てられているｎ個のアドレスとは異なる値を有するデータである。そして、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０から所定のタイミングで取得したデータが所定のデータでなければ、当該データは第ｉのレジスターアドレスであると判断して第ｋのレジスター１３１−ｋに第ｉのレジスターデータを転送し、取得したデータが所定のデータであれば、第１〜第ｍのレジスターデータの転送を終了したと判断する。

データ転送回路１００は、ロード信号生成回路１４０を備えてもよい。ロード信号生成回路１４０は、データ転送制御回路１１０によるワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送の開始を指示するロード信号ＬＤを生成する。例えば、ロード信号生成回路１４０は、不図示のパワーオンリセット信号に基づいてロード信号ＬＤを生成してもよいし、不図示のインターフェース回路を介して所定のコマンドを受け取った場合にロード信号ＬＤを生成してもよい。そして、データ転送制御回路１１０は、ロード信号ＬＤを受け取ると、ワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送を開始する。

図１に示すように、データ転送制御回路１１０は、メモリーアドレス生成回路１１１、アドレスレジスター１１２、データレジスター１１３、レジスター選択回路１１４及び制御信号生成回路１１５を含んでもよい。

制御信号生成回路１１５は、ロード信号ＬＤを受け取ると、メモリーアドレス生成回路１１１、アドレスレジスター１１２、データレジスター１１３及びレジスター選択回路１１４の動作を制御する。

メモリーアドレス生成回路１１１は、制御信号生成回路１１５による制御のもと、所定のタイミングで、ワンタイムＰＲＯＭ１２０のアドレスを指定するメモリーアドレスＭＡＤＲを生成する。ワンタイムＰＲＯＭ１２０は、メモリーアドレスＭＡＤＲで指定されるアドレスに記憶されているデータをメモリーデータＭＤＡＴとして出力する。本実施形態では、メモリーアドレスＭＡＤＲは０から所定のタイミングで１ずつインクリメントされ、ワンタイムＰＲＯＭ１２０はアドレス０に記憶されているデータから順番にメモリーデータＭＤＡＴとして出力する。

アドレスレジスター１１２は、制御信号生成回路１１５による制御のもと、所定のタイミングで、第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに割り当てられたｎ個のアドレスを順番に保持し、さらに、ワンタイムＰＲＯＭ１２０に記憶されている第１〜第ｍのレジスターアドレスを順番に保持するレジスターである。

データレジスター１１３は、制御信号生成回路１１５による制御のもと、所定のタイミングで、ワンタイムＰＲＯＭ１２０に記憶されている第１〜第ｎの初期データ及び第１〜第ｍのレジスターデータを順番に保持するレジスターである。

レジスター選択回路１１４は、制御信号生成回路１１５による制御のもと、所定のタイミングで、アドレスレジスター１１２が保持するレジスターアドレスＲＡＤＲで指定されるアドレスが割り当てられた第ｊのレジスター１３１−ｊを選択する。ｊは１以上ｎ以下の整数である。そして、レジスター選択回路１１４が選択した第ｊのレジスター１３１−ｊに、データレジスター１１３が保持するレジスターデータＲＤＡＴが転送される。

本実施形態では、電子部品１の製造時の検査工程において、第１〜第ｎのパラメーターが調整される。図２は、第１〜第ｎのパラメーターの調整について説明するための図である。

図２の例では、１回目の調整前において、ワンタイムＰＲＯＭ１２０のアドレス０〜ｎ−１には、第１の初期データＤ１〜第ｎの初期データＤｎが記憶されている。そして、１回目の調整において、第１〜第ｎのパラメーターは、第１の初期データＤ１〜第ｎの初期データＤｎに設定される。第１の初期データＤ１〜第ｎの初期データＤｎは、例えば、電子部品１の設計時や評価時に決定される代表値であり、１回目の調整前にワンタイムＰＲＯＭ１２０のアドレス０〜ｎ−１に書き込まれる。

また、ワンタイムＰＲＯＭ１２０のアドレスｎ以降にはすべて所定のデータであるオール０が記憶されている。図２の例では、ワンタイムＰＲＯＭ１２０は、書き込みが行われていない記憶領域がオール０である。すなわち、１回目の調整において、ワンタイムＰＲＯＭ１２０のアドレス０〜ｎ−１はデータの書き換えができないが、アドレスｎ以降にはデータの書き込みが可能である。第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎにはｎ個のアドレス１〜ｎがそれぞれ割り当てられており、オール０である所定のデータは、ｎ個のアドレス１〜ｎのいずれとも異なる。

１回目の調整の結果、第２のパラメーターを第２の初期データＤ２からデータＤ２ａに変更すべき場合、ワンタイムＰＲＯＭ１２０の書き込み可能な最初のアドレスｎに、第２のレジスター１３１−２に割り当てられたアドレス２を示す第１のレジスターアドレスＲＡ１が書き込まれる。また、ワンタイムＰＲＯＭ１２０の書き込み可能な次のアドレスｎ＋１に、データＤ２ａを示す第１のレジスターデータＲＤ１が書き込まれる。

その結果、２回目の調整前において、ワンタイムＰＲＯＭ１２０は、アドレス０〜ｎ−１に第１の初期データＤ１〜第ｎの初期データＤｎが記憶され、アドレスｎに第１のレジスターアドレスＲＡ１が記憶され、アドレスｎ＋１に第１のレジスターデータＲＤ１が記憶されている。また、ワンタイムＰＲＯＭ１２０のアドレスｎ＋２以降には所定のデータであるオール０が記憶されている。

２回目の調整の結果、第ｎのパラメーターを第ｎの初期データＤｎからデータＤｎａに変更すべき場合、ワンタイムＰＲＯＭ１２０の書き込み可能な最初のアドレスｎ＋２に、第ｎのレジスター１３１−ｎに割り当てられたアドレスｎを示す第２のレジスターアドレ
スＲＡ２が書き込まれる。また、ワンタイムＰＲＯＭ１２０の書き込み可能な次のアドレスｎ＋３に、データＤｎａを示す第２のレジスターデータＲＤ２が書き込まれる。

図２の例では、２回目で調整が終了し、調整終了後において、ワンタイムＰＲＯＭ１２０は、アドレス０〜ｎ−１に第１の初期データＤ１〜第ｎの初期データＤｎが記憶され、アドレスｎに第１のレジスターアドレスＲＡ１が記憶され、アドレスｎ＋１に第１のレジスターデータＲＤ１が記憶され、アドレスｎ＋２に第２のレジスターアドレスＲＡ２が記憶され、アドレスｎ＋３に第２のレジスターデータＲＤ２が記憶されている。また、ワンタイムＰＲＯＭ１２０のアドレスｎ＋４以降には所定のデータであるオール０が記憶されている。

なお、図２の例では、調整終了後において、ワンタイムＰＲＯＭ１２０には、２つのレジスターアドレスＲＡ１，ＲＡ２及び２つのレジスターデータＲＤ１，ＲＤ２が記憶されているので、上記の整数ｍは２である。

図３は、データ転送制御回路１１０によるワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送の一例を示す図である。図３の例では、ワンタイムＰＲＯＭ１２０の内容は、図２の調整終了後と同じである。

図３の例では、データ転送制御回路１１０は、ロード信号ＬＤを受け取ると、ワンタイムＰＲＯＭ１２０のアドレス０〜ｎ−１に記憶されている第１の初期データＤ１〜第ｎの初期データＤｎを第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに順番に転送する。これにより、第１〜第ｎのパラメーターが第１の初期データＤ１〜第ｎの初期データＤｎにそれぞれ初期化される。

その後、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０のアドレスｎに記憶されている第１のレジスターアドレスＲＡ１で示されるアドレス２が割り当てられた第２のレジスター１３１−２に、ワンタイムＰＲＯＭ１２０のアドレスｎ＋１に記憶されている第１のレジスターデータＲＤ１であるデータＤ２ａを転送する。これにより、第２のパラメーターがデータＤ２ａに更新される。なお、このデータ転送においては、上記の整数ｉは１であり、整数ｋは２である。

さらに、その後、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０のアドレスｎ＋２に記憶されている第２のレジスターアドレスＲＡ２で示されるアドレスｎが割り当てられた第ｎのレジスター１３１−ｎに、ワンタイムＰＲＯＭ１２０のアドレスｎ＋３に記憶されている第２のレジスターデータＲＤ２であるデータＤｎａを転送する。これにより、第ｎのパラメーターがデータＤｎａに更新される。なお、このデータ転送においては、上記の整数ｉは２であり、整数ｋはｎである。

そして、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０のアドレスｎ＋４に記憶されている所定のデータであるオール０を取得して、ワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送を終了する。その後、電子部品１は、第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに保持される第１〜第ｎのパラメーターによって機能素子２００が制御された状態で動作する。

図４は、図３に示したデータ転送における各種信号のタイミングチャートの一例を示す図である。

図４の例では、時刻ｔ１において、ロード信号ＬＤがローレベルからハイレベルに変化する。これにより、メモリーアドレス生成回路１１１から出力されるメモリーアドレスＭ
ＡＤＲが０に初期化され、ワンタイムＰＲＯＭ１２０から、アドレス０に記憶されている第１の初期データＤ１がメモリーデータＭＤＡＴとして出力される。また、アドレスレジスター１１２が保持するレジスターアドレスＲＡＤＲ、及び、データレジスター１１３が保持するレジスターデータＲＤＡＴが０に初期化される。また、第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎが保持するデータが０に初期化される。

時刻ｔ２において、ロード信号ＬＤがハイレベルからローレベルに変化する。これにより、時刻ｔ３において、クロック信号ＲＤＣＬＫがローレベルからハイレベルに変化する。クロック信号ＲＡＣＬＫはローレベルのまま変化しない。クロック信号ＲＡＣＬＫは、アドレスレジスター１１２がメモリーデータＭＤＡＴを取り込むためのクロック信号であり、クロック信号ＲＤＣＬＫは、データレジスター１１３がメモリーデータＭＤＡＴを取り込むためのクロック信号である。

時刻ｔ３において、レジスターアドレスＲＡＤＲが０から１にインクリメントされる。また、時刻ｔ３におけるクロック信号ＲＤＣＬＫのローレベルからハイレベルへの立ち上がりに同期して、メモリーデータＭＤＡＴがデータレジスター１１３に取り込まれ、レジスターデータＲＤＡＴが第１の初期データＤ１となる。

時刻ｔ４において、メモリーアドレスＭＡＤＲが０から１にインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレス１に記憶されている第２の初期データＤ２がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＤＣＬＫがハイレベルからローレベルに変化する。また、クロック信号ＣＬＫ１がローレベルからハイレベルに変化する。クロック信号ＣＬＫ２〜クロック信号ＣＬＫｎはローレベルのまま変化しない。クロック信号ＣＬＫ１〜クロック信号ＣＬＫｎは、第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎがそれぞれレジスターデータＲＤＡＴを取り込むためのクロック信号である。

時刻ｔ４におけるクロック信号ＣＬＫ１のローレベルからハイレベルへの立ち上がりに同期して、レジスターデータＲＤＡＴが第１のレジスター１３１−１に取り込まれ、第１のパラメーターが第１の初期データＤ１に初期化される。

時刻ｔ５において、レジスターアドレスＲＡＤＲが１から２にインクリメントされる。また、クロック信号ＲＤＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＤＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがデータレジスター１１３に取り込まれ、レジスターデータＲＤＡＴが第２の初期データＤ２となる。また、クロック信号ＣＬＫ１がハイレベルからローレベルに変化する。

時刻ｔ６において、メモリーアドレスＭＡＤＲが１から２にインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレス１に記憶されている第３の初期データＤ３がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＤＣＬＫがハイレベルからローレベルに変化する。また、クロック信号ＣＬＫ２がローレベルからハイレベルに変化し、クロック信号ＣＬＫ２の立ち上がりに同期して、レジスターデータＲＤＡＴが第２のレジスター１３１−２に取り込まれ、第２のパラメーターが第２の初期データＤ２に初期化される。

時刻ｔ７において、レジスターアドレスＲＡＤＲが２から３にインクリメントされる。また、クロック信号ＲＤＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＤＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがデータレジスター１１３に取り込まれ、レジスターデータＲＤＡＴが第３の初期データＤ３となる。また、クロック信号ＣＬＫ２がハイレベルからローレベルに変化する。

時刻ｔ７以降、同様にして、第３〜第ｎ−１のパラメーターがそれぞれ第３の初期データＤ３〜第ｎ−１の初期データＤｎ−１に初期化され、時刻ｔ８において、メモリーアドレスＭＡＤＲがｎ−１からｎにインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレスｎ−１に記憶されている第ｎの初期データＤｎがメモリーデータＭＤＡＴとして出力される。

時刻ｔ９において、レジスターアドレスＲＡＤＲがｎ−１からｎにインクリメントされる。また、クロック信号ＲＤＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＤＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがデータレジスター１１３に取り込まれ、レジスターデータＲＤＡＴが第ｎの初期データＤｎとなる。

時刻ｔ１０において、メモリーアドレスＭＡＤＲがｎ−１からｎにインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレスｎに記憶されている第１のレジスターアドレスＲＡ１がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＤＣＬＫがハイレベルからローレベルに変化する。また、クロック信号ＣＬＫｎがローレベルからハイレベルに変化し、クロック信号ＣＬＫｎの立ち上がりに同期して、レジスターデータＲＤＡＴが第ｎのレジスター１３１−ｎに取り込まれ、第ｎのパラメーターが第ｎの初期データＤｎに初期化される。

時刻ｔ１１において、クロック信号ＲＡＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＡＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがアドレスレジスター１１２に取り込まれ、レジスターアドレスＲＡＤＲが第１のレジスターアドレスＲＡ１となる。また、クロック信号ＣＬＫｎがハイレベルからローレベルに変化する。

時刻ｔ１２において、メモリーアドレスＭＡＤＲがｎからｎ＋１にインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレスｎ＋１に記憶されている第１のレジスターデータＲＤ１がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＡＣＬＫがハイレベルからローレベルに変化する。

時刻ｔ１３において、クロック信号ＲＤＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＤＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがデータレジスター１１３に取り込まれ、レジスターデータＲＤＡＴが第１のレジスターデータＲＤ１となる。

時刻ｔ１４において、メモリーアドレスＭＡＤＲがｎ＋１からｎ＋２にインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレスｎ＋２に記憶されている第２のレジスターアドレスＲＡ２がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＤＣＬＫがハイレベルからローレベルに変化する。また、レジスターアドレスＲＡＤＲである第１のレジスターアドレスＲＡ１が２であるため、クロック信号ＣＬＫ２がローレベルからハイレベルに変化する。そして、クロック信号ＣＬＫ２の立ち上がりに同期して、レジスターデータＲＤＡＴが第２のレジスター１３１−２に取り込まれ、第２のパラメーターが第１のレジスターデータＲＤ１であるデータＤ２ａに更新される。

時刻ｔ１５において、クロック信号ＲＡＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＡＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがアドレスレジスター１１２に取り込まれ、レジスターアドレスＲＡＤＲが第２のレジスターアドレスＲＡ２となる。また、クロック信号ＣＬＫ２がハイレベルからローレベルに変化する。

時刻ｔ１６において、メモリーアドレスＭＡＤＲがｎ＋２からｎ＋３にインクリメント
され、ワンタイムＰＲＯＭ１２０から、アドレスｎ＋３に記憶されている第２のレジスターデータＲＤ２がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＡＣＬＫがハイレベルからローレベルに変化する。

時刻ｔ１７において、クロック信号ＲＤＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＤＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがデータレジスター１１３に取り込まれ、レジスターデータＲＤＡＴが第２のレジスターデータＲＤ２となる。

時刻ｔ１８において、メモリーアドレスＭＡＤＲがｎ＋３からｎ＋４にインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレスｎ＋４に記憶されている所定のデータであるオール０がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＤＣＬＫがハイレベルからローレベルに変化する。また、レジスターアドレスＲＡＤＲである第２のレジスターアドレスＲＡ２がｎであるため、クロック信号ＣＬＫｎがローレベルからハイレベルに変化する。そして、クロック信号ＣＬＫｎの立ち上がりに同期して、レジスターデータＲＤＡＴが第ｎのレジスター１３１−ｎに取り込まれ、第ｎのパラメーターが第２のレジスターデータＲＤ２であるデータＤｎａに更新される。

時刻ｔ１９において、クロック信号ＲＡＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＡＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがアドレスレジスター１１２に取り込まれ、レジスターアドレスＲＡＤＲが０となる。また、クロック信号ＣＬＫｎがハイレベルからローレベルに変化する。

時刻ｔ２０において、クロック信号ＲＡＣＬＫがハイレベルからローレベルに変化する。また、レジスターアドレスＲＡＤＲが０であるので、ワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送が終了する。

図５は、データ転送制御回路１１０の処理の手順の一例を示すフローチャート図である。

図５に示すように、データ転送制御回路１１０は、ロード信号ＬＤがアクティブになるまで待機する（ステップＳ１のＮ）。ロード信号ＬＤは、例えばハイレベルのときがアクティブである。

データ転送制御回路１１０は、ロード信号ＬＤがアクティブになると（ステップＳ１のＹ）、まず、アドレスレジスター１１２に１を設定する（ステップＳ２）。これにより、レジスターアドレスＲＡＤＲが１になる。

次に、データ転送制御回路１１０は、メモリーアドレスＭＡＤＲを０に初期化し（ステップＳ３）、ワンタイムＰＲＯＭ１２０から出力されるメモリーデータＭＤＡＴをデータレジスター１１３に取得する（ステップＳ４）。これにより、レジスターデータＲＤＡＴが第１の初期データＤ１になる。

次に、データ転送制御回路１１０は、データレジスター１１３に取得したデータをアドレスレジスター１１２で指定される第１のレジスター１３１−１に転送する。これにより、第１のパラメーターが第１の初期データＤ１に初期化される。

次に、データ転送制御回路１１０は、メモリーアドレスＭＡＤＲがｎ−１でなければ（ステップＳ６のＮ）、アドレスレジスター１１２の設定値及びメモリーアドレスＭＡＤＲをインクリメントする。これにより、レジスターアドレスＲＡＤＲが２になり、メモリー
アドレスＭＡＤＲが１になる。そして、ステップＳ４〜Ｓ５の処理を再び行い、第２のパラメーターが第２の初期データＤ２に初期化される。

データ転送制御回路１１０は、メモリーアドレスＭＡＤＲがｎ−１になるまでステップＳ４〜ステップＳ７の処理を繰り返す。これにより、第１〜第ｎのパラメーターがそれぞれ第１の初期データＤ１〜第ｎの初期データＤｎに初期化される。

そして、データ転送制御回路１１０は、メモリーアドレスＭＡＤＲがｎ−１になると（ステップＳ６のＹ）、メモリーアドレスＭＡＤＲをインクリメントし（ステップＳ８）、ワンタイムＰＲＯＭ１２０から出力されるメモリーデータＭＤＡＴをアドレスレジスター１１２に取得する（ステップＳ９）。これにより、メモリーアドレスＭＡＤＲがｎになり、レジスターアドレスＲＡＤＲが第１のレジスターアドレスＲＡ１になる。

次に、データ転送制御回路１１０は、アドレスレジスター１１２に取得したデータが所定のデータであるオール０でなければ（ステップＳ１０のＮ）、メモリーアドレスＭＡＤＲをインクリメントし（ステップＳ１１）、ワンタイムＰＲＯＭ１２０から出力されるメモリーデータＭＤＡＴをデータレジスター１１３に取得する（ステップＳ１２）。これにより、メモリーアドレスＭＡＤＲがｎ＋１になり、レジスターデータＲＤＡＴが第１のレジスターデータＲＤ１になる。

次に、データ転送制御回路１１０は、データレジスター１１３に取得したデータをアドレスレジスター１１２で指定される第ｉのレジスター１３１−ｉに転送する（ステップＳ１３）。これにより、第ｉのパラメーターが第１のレジスターデータＲＤ１に更新される。

そして、データ転送制御回路１１０は、ステップＳ８以降の処理を繰り返し行い、ステップＳ９でアドレスレジスター１１２に取得したデータが所定のデータであるオール０であれば（ステップＳ１０のＹ）、処理を終了する。

以上に説明したように、第１実施形態の電子部品１は、データ転送回路１００と、機能素子２００とを備え、データ転送回路１００は、第１のレジスターアドレスＲＡ１〜第ｍのレジスターアドレスＲＡｍ及び第１のレジスターデータＲＤ１〜第ｍのレジスターデータＲＤｍを記憶するワンタイムＰＲＯＭ１２０と、機能素子２００の動作を制御する第１〜第ｎのパラメーターに対応する第１〜第ｎのデータを保持する第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎと、ワンタイムＰＲＯＭ１２０から第ｉのレジスターアドレスＲＡｉ及び第ｉのレジスターデータＲＤｉを取得し、第ｉのレジスターアドレスＲＡｉで指定される第ｋのレジスター１３１−ｋに第ｉのレジスターデータＲＤｉを転送し、第ｉのレジスターデータＲＤｉにより第ｋのデータを更新するデータ転送制御回路１１０と、を備える。したがって、第１実施形態の電子部品１又はデータ転送回路１００によれば、第１〜第ｎのパラメーターの調整工程において、第ｋのパラメーターを書き換える必要が生じる毎に、第ｉのレジスターアドレスＲＡｉ及び第ｉのレジスターデータＲＤｉをワンタイムＰＲＯＭ１２０の新たなアドレスに書き込むことにより、実質的に第ｋのパラメーターの複数回の書き換えが可能である。また、第１実施形態の電子部品１又はデータ転送回路１００によれば、第１〜第ｎのパラメーターの調整工程において、書き換えの不要なパラメーターに対して新たなレジスターアドレス及びレジスターデータを書き込む必要がないので、ワンタイムＰＲＯＭ１２０のサイズを低減させることができる。

また、第１実施形態の電子部品１では、ワンタイムＰＲＯＭ１２０は、第１〜第ｎのパラメーターの初期値である第１〜第ｎの初期データを記憶し、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０から第１〜第ｎの初期データを取得して第１のレジスター
１３１−１〜第ｎのレジスター１３１−ｎに第１〜第ｎの初期データを転送した後、第ｋのレジスター１３１−ｋに第ｉのレジスターデータを転送する。したがって、第１実施形態の電子部品１又はデータ転送回路１００によれば、ワンタイムＰＲＯＭ１２０は、第１〜第ｎの初期データの転送先を指定するｎ個のレジスターアドレスを記憶する必要がないので、ワンタイムＰＲＯＭ１２０のサイズをさらに低減させることができる。

また、第１実施形態の電子部品１では、ワンタイムＰＲＯＭ１２０は、所定のデータを記憶し、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０から所定のデータを取得した場合に、第１〜第ｍのレジスターデータの転送を終了したと判断する。したがって、第１実施形態の電子部品１又はデータ転送回路１００によれば、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０から第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに転送すべきレジスターデータの数を知る必要がなく、転送したレジスターデータの数をカウントするカウンターが不要であるので、データ転送制御回路１１０の構成を簡単化することができる。

また、第１実施形態の電子部品１では、ワンタイムＰＲＯＭ１２０は、１以上ｍ以下の整数ｉの各々に対して、第ｉのレジスターアドレスを記憶する領域のアドレスと第ｉのレジスターデータを記憶する領域のアドレスとが異なる。したがって、第１実施形態の電子部品１又はデータ転送回路１００によれば、第ｉのレジスターアドレスを記憶する領域のアドレスと第ｉのレジスターデータを記憶する領域のアドレスとが同じである場合と比較して、各アドレスのビット数を少なくすることができるので、ワンタイムＰＲＯＭ１２０のサイズを低減させることができる。

１−２．第２実施形態
以下、第２実施形態の電子部品１について、第１実施形態と同様の構成については同じ符号を付し、第１実施形態と同様の説明は省略又は簡略し、主として第１実施形態と異なる内容について説明する。第２実施形態の電子部品１の機能ブロック図は、図１と同様であるため、その図示及び重複する説明を省略する。

第２実施形態の電子部品１では、ワンタイムＰＲＯＭ１２０は、第１実施形態と同様、第１〜第ｍのレジスターアドレス及び第１〜第ｍのレジスターデータを記憶するが、第１実施形態と異なり、第１〜第ｎのパラメーターの初期値である第１〜第ｎの初期データを記憶しない。例えば、第１のレジスターアドレスＲＡ１、第１のレジスターデータＲＤ１、第２のレジスターアドレスＲＡ２、第２のレジスターデータＲＤ２、・・・、第ｍのレジスターアドレスＲＡｍ、第ｍのレジスターデータＲＤｍの順に、ワンタイムＰＲＯＭ１２０のアドレス０〜ｍ−１に記憶されていてもよい。

本実施形態では、ロード信号ＬＤがアクティブになると、それぞれ固定値である第１〜第ｎの初期データが第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに並行してロードされる。そして、データ転送制御回路１１０は、第１〜第ｎの初期データが第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに並行してロードされた後、１以上ｍ以下の整数ｉの各々に対して、ワンタイムＰＲＯＭ１２０から第ｉのレジスターアドレスＲＡｉ及び第ｉのレジスターデータＲＤｉを取得し、第ｉのレジスターアドレスＲＡｉで指定される第ｋのレジスター１３１−ｋに第ｉのレジスターデータＲＤｉを転送し、第ｉのレジスターデータＲＤｉにより第ｋのレジスター１３１−ｋが保持する第ｋのデータを更新する。ｋは１以上ｎ以下の整数である。

図６は、第２実施形態における第１〜第ｎのパラメーターの調整について説明するための図である。

図６の例では、１回目の調整前において、ワンタイムＰＲＯＭ１２０のすべてのアドレスに所定のデータであるオール０が記憶されている。図６の例では、ワンタイムＰＲＯＭ１２０は、書き込みが行われていない記憶領域がオール０である。すなわち、１回目の調整において、ワンタイムＰＲＯＭ１２０のすべてのアドレスにデータの書き込みが可能である。

１回目の調整において、第１〜第ｎのパラメーターは、第１の初期データＤ１〜第ｎの初期データＤｎに設定される。第１の初期データＤ１〜第ｎの初期データＤｎは、例えば、電子部品１の設計時や評価時に決定される代表値である。

１回目の調整の結果、第２のパラメーターを第２の初期データＤ２からデータＤ２ａに変更すべき場合、ワンタイムＰＲＯＭ１２０の書き込み可能な最初のアドレス０に、第２のレジスター１３１−２に割り当てられたアドレス２を示す第１のレジスターアドレスＲＡ１が書き込まれる。また、ワンタイムＰＲＯＭ１２０の書き込み可能な次のアドレス２に、データＤ２ａを示す第１のレジスターデータＲＤ１が書き込まれる。

その結果、２回目の調整前において、アドレス０に第１のレジスターアドレスＲＡ１が記憶され、アドレス１に第１のレジスターデータＲＤ１が記憶されている。また、ワンタイムＰＲＯＭ１２０のアドレス２以降には所定のデータであるオール０が記憶されている。

２回目の調整の結果、第ｎのパラメーターを第ｎの初期データＤｎからデータＤｎａに変更すべき場合、ワンタイムＰＲＯＭ１２０の書き込み可能な最初のアドレス２に、第ｎのレジスター１３１−ｎに割り当てられたアドレスｎを示す第２のレジスターアドレスＲＡ２が書き込まれる。また、ワンタイムＰＲＯＭ１２０の書き込み可能な次のアドレス３に、データＤｎａを示す第２のレジスターデータＲＤ２が書き込まれる。

図６の例では、２回目で調整が終了し、調整終了後において、ワンタイムＰＲＯＭ１２０は、アドレス０に第１のレジスターアドレスＲＡ１が記憶され、アドレス１に第１のレジスターデータＲＤ１が記憶され、アドレス２に第２のレジスターアドレスＲＡ２が記憶され、アドレス３に第２のレジスターデータＲＤ２が記憶されている。また、ワンタイムＰＲＯＭ１２０のアドレス４以降には所定のデータであるオール０が記憶されている。

なお、図６の例では、調整終了後において、ワンタイムＰＲＯＭ１２０には、２つのレジスターアドレスＲＡ１，ＲＡ２及び２つのレジスターデータＲＤ１，ＲＤ２が記憶されているので、上記の整数ｍは２である。

図７は、第２実施形態におけるデータ転送制御回路１１０によるワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送の一例を示す図である。図７の例では、ワンタイムＰＲＯＭ１２０の内容は、図６の調整終了後と同じである。

図７の例では、データ転送制御回路１１０は、ロード信号ＬＤにより、第１の初期データＤ１〜第ｎの初期データＤｎが第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに並行にロードされる。これにより、第１〜第ｎのパラメーターが第１の初期データＤ１〜第ｎの初期データＤｎにそれぞれ初期化される。

その後、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０のアドレス０に記憶されている第１のレジスターアドレスＲＡ１で示されるアドレス２が割り当てられた第２のレジスター１３１−２に、ワンタイムＰＲＯＭ１２０のアドレス１に記憶されている第１のレジスターデータＲＤ１であるデータＤ２ａを転送する。これにより、第２のパラメ
ーターがデータＤ２ａに更新される。なお、このデータ転送においては、上記の整数ｉは１であり、整数ｋは２である。

さらに、その後、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０のアドレス２に記憶されている第２のレジスターアドレスＲＡ２で示されるアドレスｎが割り当てられた第ｎのレジスター１３１−ｎに、ワンタイムＰＲＯＭ１２０のアドレス３に記憶されている第２のレジスターデータＲＤ２であるデータＤｎａを転送する。これにより、第ｎのパラメーターがデータＤｎａに更新される。なお、このデータ転送においては、上記の整数ｉは２であり、整数ｋはｎである。

そして、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０のアドレス４に記憶されている所定のデータであるオール０を取得して、ワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送を終了する。その後、電子部品１は、第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに保持される第１〜第ｎのパラメーターによって機能素子２００が制御された状態で動作する。

図８は、図７に示したデータ転送における各種信号のタイミングチャートの一例を示す図である。

図８の例では、時刻ｔ１において、ロード信号ＬＤがローレベルからハイレベルに変化する。これにより、メモリーアドレス生成回路１１１から出力されるメモリーアドレスＭＡＤＲが０に初期化され、ワンタイムＰＲＯＭ１２０から、アドレス０に記憶されている第１のレジスターアドレスＲＡ１がメモリーデータＭＤＡＴとして出力される。また、アドレスレジスター１１２が保持するレジスターアドレスＲＡＤＲ、及び、データレジスター１１３が保持するレジスターデータＲＤＡＴが０に初期化される。また、第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎが保持するデータが第１の初期データＤ１〜第ｎの初期データＤｎに初期化される。

時刻ｔ２において、ロード信号ＬＤがハイレベルからローレベルに変化する。これにより、時刻ｔ３において、クロック信号ＲＡＣＬＫがローレベルからハイレベルに変化する。クロック信号ＲＤＣＬＫはローレベルのまま変化しない。

時刻ｔ３におけるクロック信号ＲＡＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがアドレスレジスター１１２に取り込まれ、レジスターアドレスＲＡＤＲが第１のレジスターアドレスＲＡ１となる。

時刻ｔ４において、メモリーアドレスＭＡＤＲが０から１にインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレス１に記憶されている第１のレジスターデータＲＤ１がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＡＣＬＫがハイレベルからローレベルに変化する。

時刻ｔ５において、クロック信号ＲＤＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＤＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがデータレジスター１１３に取り込まれ、レジスターデータＲＤＡＴが第１のレジスターデータＲＤ１となる。

時刻ｔ６において、メモリーアドレスＭＡＤＲが１から２にインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレス２に記憶されている第２のレジスターアドレスＲＡ２がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＤＣＬＫがハイレベルからローレベルに変化する。また、レジスターアドレスＲＡＤＲである第１のレジス
ターアドレスＲＡ１が２であるため、クロック信号ＣＬＫ２がローレベルからハイレベルに変化する。そして、クロック信号ＣＬＫ２の立ち上がりに同期して、レジスターデータＲＤＡＴが第２のレジスター１３１−２に取り込まれ、第２のパラメーターが第１のレジスターデータＲＤ１であるデータＤ２ａに更新される。

時刻ｔ７において、クロック信号ＲＡＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＡＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがアドレスレジスター１１２に取り込まれ、レジスターアドレスＲＡＤＲが第２のレジスターアドレスＲＡ２となる。また、クロック信号ＣＬＫ２がハイレベルからローレベルに変化する。

時刻ｔ８において、メモリーアドレスＭＡＤＲが２から３にインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレス３に記憶されている第２のレジスターデータＲＤ２がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＡＣＬＫがハイレベルからローレベルに変化する。

時刻ｔ９において、クロック信号ＲＤＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＤＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがデータレジスター１１３に取り込まれ、レジスターデータＲＤＡＴが第２のレジスターデータＲＤ２となる。

時刻ｔ１０において、メモリーアドレスＭＡＤＲが３から４にインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレス４に記憶されている所定のデータであるオール０がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＤＣＬＫがハイレベルからローレベルに変化する。また、レジスターアドレスＲＡＤＲである第２のレジスターアドレスＲＡ２がｎであるため、クロック信号ＣＬＫｎがローレベルからハイレベルに変化する。そして、クロック信号ＣＬＫｎの立ち上がりに同期して、レジスターデータＲＤＡＴが第ｎのレジスター１３１−ｎに取り込まれ、第ｎのパラメーターが第２のレジスターデータＲＤ２であるデータＤｎａに更新される。

時刻ｔ１１において、クロック信号ＲＡＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＡＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴがアドレスレジスター１１２に取り込まれ、レジスターアドレスＲＡＤＲが０となる。また、クロック信号ＣＬＫｎがハイレベルからローレベルに変化する。

時刻ｔ１２において、クロック信号ＲＡＣＬＫがハイレベルからローレベルに変化する。また、レジスターアドレスＲＡＤＲが０であるので、ワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送が終了する。

図９は、第２実施形態におけるデータ転送制御回路１１０の処理の手順の一例を示すフローチャート図である。

図９に示すように、データ転送制御回路１１０は、ロード信号ＬＤがアクティブになるまで待機する（ステップＳ２１のＮ）。ロード信号ＬＤは、例えばハイレベルのときがアクティブである。

データ転送制御回路１１０は、ロード信号ＬＤがアクティブになると（ステップＳ２１のＹ）、まず、アドレスレジスター１１２に１を設定する（ステップＳ２２）。これにより、レジスターアドレスＲＡＤＲが１になる。

次に、データ転送制御回路１１０は、メモリーアドレスＭＡＤＲを０に初期化し（ステ
ップＳ２３）、ワンタイムＰＲＯＭ１２０から出力されるメモリーデータＭＤＡＴをアドレスレジスター１１２に取得する（ステップＳ２４）。これにより、レジスターアドレスＲＡＤＲが第１のレジスターアドレスＲＡ１になる。

次に、データ転送制御回路１１０は、アドレスレジスター１１２に取得したデータが所定のデータであるオール０でなければ（ステップＳ２５のＮ）、メモリーアドレスＭＡＤＲをインクリメントし（ステップＳ２６）、ワンタイムＰＲＯＭ１２０から出力されるメモリーデータＭＤＡＴをデータレジスター１１３に取得する（ステップＳ２７）。これにより、メモリーアドレスＭＡＤＲが１になり、レジスターデータＲＤＡＴが第１のレジスターデータＲＤ１になる。

次に、データ転送制御回路１１０は、データレジスター１１３に取得したデータをアドレスレジスター１１２で指定される第ｉのレジスター１３１−ｉに転送する（ステップＳ２８）。これにより、第ｉのパラメーターが第１のレジスターデータＲＤ１に更新される。

そして、データ転送制御回路１１０は、ステップＳ２４以降の処理を繰り返し行い、ステップＳ２４でアドレスレジスター１１２に取得したデータが所定のデータであるオール０であれば（ステップＳ２５のＹ）、処理を終了する。

以上に説明したように、第２実施形態の電子部品１では、データ転送制御回路１１０は、第１〜第ｎの初期データが第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに並行してロードされた後、１以上ｍ以下の整数ｉの各々に対して、ワンタイムＰＲＯＭ１２０から第ｉのレジスターアドレスＲＡｉ及び第ｉのレジスターデータＲＤｉを取得し、第ｉのレジスターアドレスＲＡｉで指定される第ｋのレジスター１３１−ｋに第ｉのレジスターデータＲＤｉを転送し、第ｉのレジスターデータＲＤｉにより第ｋのレジスター１３１−ｋが保持する第ｋのデータを更新する。したがって、第２実施形態の電子部品１又はデータ転送回路１００によれば、ワンタイムＰＲＯＭ１２０は、第１〜第ｎの初期データを記憶する必要がないので、ワンタイムＰＲＯＭ１２０のサイズをさらに低減させることができる。

その他、第２実施形態の電子部品１又はデータ転送回路１００によれば、第１実施形態と同様の効果を奏することができる。

１−３．第３実施形態
以下、第３実施形態の電子部品１について、第１実施形態又は第２実施形態と同様の構成については同じ符号を付し、第１実施形態又は第２実施形態と同様の説明は省略又は簡略し、主として第１実施形態及び第２実施形態と異なる内容について説明する。第３実施形態の電子部品１の機能ブロック図は、図１と同様であるため、その図示及び重複する説明を省略する。

第３実施形態の電子部品１では、ワンタイムＰＲＯＭ１２０は、第２実施形態と同様、第１〜第ｍのレジスターアドレス及び第１〜第ｍのレジスターデータを記憶し、第１〜第ｎのパラメーターの初期値である第１〜第ｎの初期データを記憶しない。ただし、第２実施形態では、ワンタイムＰＲＯＭ１２０は、１以上ｍ以下の整数ｉの各々に対して、第ｉのレジスターアドレスを記憶する領域のアドレスと第ｉのレジスターデータを記憶する領域のアドレスとが異なるのに対して、第３実施形態では、ワンタイムＰＲＯＭ１２０は、１以上ｍ以下の整数ｉの各々に対して、第ｉのレジスターアドレスを記憶する領域のアドレスと第ｉのレジスターデータを記憶する領域のアドレスとが同じである。例えば、第ｉのレジスターアドレスＲＡｉ及び第ｉのレジスターデータＲＤｉがワンタイムＰＲＯＭ１
２０のアドレスｉ−１に記憶されていてもよい。

第３実施形態では、第２実施形態と同様、ロード信号ＬＤがアクティブになると、それぞれ固定値である第１〜第ｎの初期データが第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに並行してロードされる。そして、データ転送制御回路１１０は、第１〜第ｎの初期データが第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに並行してロードされた後、１以上ｍ以下の整数ｉの各々に対して、ワンタイムＰＲＯＭ１２０から第ｉのレジスターアドレスＲＡｉ及び第ｉのレジスターデータＲＤｉを取得し、第ｉのレジスターアドレスＲＡｉで指定される第ｋのレジスター１３１−ｋに第ｉのレジスターデータＲＤｉを転送し、第ｉのレジスターデータＲＤｉにより第ｋのレジスター１３１−ｋが保持する第ｋのデータを更新する。ｋは１以上ｎ以下の整数である。

図１０は、第３実施形態における第１〜第ｎのパラメーターの調整について説明するための図である。

図１０の例では、１回目の調整前において、ワンタイムＰＲＯＭ１２０のすべてのアドレスに所定のデータであるオール０が記憶されている。図１０の例では、ワンタイムＰＲＯＭ１２０は、書き込みが行われていない記憶領域がオール０である。すなわち、１回目の調整において、ワンタイムＰＲＯＭ１２０のすべてのアドレスにデータの書き込みが可能である。

１回目の調整の結果、第２のパラメーターを第２の初期データＤ２からデータＤ２ａに変更すべき場合、ワンタイムＰＲＯＭ１２０の書き込み可能な最初のアドレス０に、第２のレジスター１３１−２に割り当てられたアドレス２を示す第１のレジスターアドレスＲＡ１及びデータＤ２ａを示す第１のレジスターデータＲＤ１が書き込まれる。図１０の例では、アドレス０の上位バイトに第１のレジスターアドレスＲＡ１が書き込まれ、アドレス０の下位バイトに第１のレジスターデータＲＤ１が書き込まれている。

その結果、２回目の調整前において、アドレス０に第１のレジスターアドレスＲＡ１及び第１のレジスターデータＲＤ１が記憶されている。また、ワンタイムＰＲＯＭ１２０のアドレス１以降には所定のデータであるオール０が記憶されている。

２回目の調整の結果、第ｎのパラメーターを第ｎの初期データＤｎからデータＤｎａに変更すべき場合、ワンタイムＰＲＯＭ１２０の書き込み可能な最初のアドレス１に、第ｎのレジスター１３１−ｎに割り当てられたアドレスｎを示す第２のレジスターアドレスＲＡ２及びデータＤｎａを示す第２のレジスターデータＲＤ２が書き込まれる。図１０の例では、アドレス１の上位バイトに第２のレジスターアドレスＲＡ２が書き込まれ、アドレス１の下位バイトに第２のレジスターデータＲＤ２が書き込まれている。

図１０の例では、２回目で調整が終了し、調整終了後において、ワンタイムＰＲＯＭ１２０は、アドレス０に第１のレジスターアドレスＲＡ１及び第１のレジスターデータＲＤ１が記憶され、アドレス１に第２のレジスターアドレスＲＡ２及び第２のレジスターデータＲＤ２が記憶されている。また、ワンタイムＰＲＯＭ１２０のアドレス２以降には所定のデータであるオール０が記憶されている。

なお、図１０の例では、調整終了後において、ワンタイムＰＲＯＭ１２０には、２つの
レジスターアドレスＲＡ１，ＲＡ２及び２つのレジスターデータＲＤ１，ＲＤ２が記憶されているので、上記の整数ｍは２である。

図１１は、第３実施形態におけるデータ転送制御回路１１０によるワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送の一例を示す図である。図１１の例では、ワンタイムＰＲＯＭ１２０の内容は、図１０の調整終了後と同じである。

図１１の例では、データ転送制御回路１１０は、ロード信号ＬＤにより、第１の初期データＤ１〜第ｎの初期データＤｎが第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに並行にロードされる。これにより、第１〜第ｎのパラメーターが第１の初期データＤ１〜第ｎの初期データＤｎにそれぞれ初期化される。

その後、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０のアドレス０に記憶されている第１のレジスターアドレスＲＡ１で示されるアドレス２が割り当てられた第２のレジスター１３１−２に、ワンタイムＰＲＯＭ１２０のアドレス０に記憶されている第１のレジスターデータＲＤ１であるデータＤ２ａを転送する。これにより、第２のパラメーターがデータＤ２ａに更新される。なお、このデータ転送においては、上記の整数ｉは１であり、整数ｋは２である。

さらに、その後、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０のアドレス１に記憶されている第２のレジスターアドレスＲＡ２で示されるアドレスｎが割り当てられた第ｎのレジスター１３１−ｎに、ワンタイムＰＲＯＭ１２０のアドレス１に記憶されている第２のレジスターデータＲＤ２であるデータＤｎａを転送する。これにより、第ｎのパラメーターがデータＤｎａに更新される。なお、このデータ転送においては、上記の整数ｉは２であり、整数ｋはｎである。

そして、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０のアドレス２に記憶されている所定のデータであるオール０を取得して、ワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送を終了する。その後、電子部品１は、第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎに保持される第１〜第ｎのパラメーターによって機能素子２００が制御された状態で動作する。

図１２は、図１１に示したデータ転送における各種信号のタイミングチャートの一例を示す図である。

図１２の例では、時刻ｔ１において、ロード信号ＬＤがローレベルからハイレベルに変化する。これにより、メモリーアドレス生成回路１１１から出力されるメモリーアドレスＭＡＤＲが０に初期化され、ワンタイムＰＲＯＭ１２０から、アドレス０に記憶されている第１のレジスターアドレスＲＡ１及び第１のレジスターデータＲＤ１がメモリーデータＭＤＡＴとして出力される。また、アドレスレジスター１１２が保持するレジスターアドレスＲＡＤＲ、及び、データレジスター１１３が保持するレジスターデータＲＤＡＴが０に初期化される。また、第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎが保持するデータが第１の初期データＤ１〜第ｎの初期データＤｎに初期化される。

時刻ｔ２において、ロード信号ＬＤがハイレベルからローレベルに変化する。これにより、時刻ｔ３において、クロック信号ＲＡＣＬＫ及びクロック信号ＲＤＣＬＫがローレベルからハイレベルに変化する。

時刻ｔ３におけるクロック信号ＲＡＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴの上位バイトがアドレスレジスター１１２に取り込まれ、レジスターアドレスＲＡ
ＤＲが第１のレジスターアドレスＲＡ１となる。また、時刻ｔ３におけるクロック信号ＲＤＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴの下位バイトがデータレジスター１１３に取り込まれ、レジスターデータＲＤＡＴが第１のレジスターデータＲＤ１となる。

時刻ｔ４において、メモリーアドレスＭＡＤＲが０から１にインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレス１に記憶されている第２のレジスターアドレスＲＡ２及び第２のレジスターデータＲＤ２がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＡＣＬＫ及びクロック信号ＲＤＣＬＫがハイレベルからローレベルに変化する。また、レジスターアドレスＲＡＤＲである第１のレジスターアドレスＲＡ１が２であるため、クロック信号ＣＬＫ２がローレベルからハイレベルに変化する。そして、クロック信号ＣＬＫ２の立ち上がりに同期して、レジスターデータＲＤＡＴが第２のレジスター１３１−２に取り込まれ、第２のパラメーターが第１のレジスターデータＲＤ１であるデータＤ２ａに更新される。

時刻ｔ５において、クロック信号ＲＡＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＡＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴの上位バイトがアドレスレジスター１１２に取り込まれ、レジスターアドレスＲＡＤＲが第２のレジスターアドレスＲＡ２となる。また、クロック信号ＲＤＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＤＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴの下位バイトがデータレジスター１１３に取り込まれ、レジスターデータＲＤＡＴが第２のレジスターデータＲＤ２となる。また、クロック信号ＣＬＫ２がハイレベルからローレベルに変化する。

時刻ｔ６において、メモリーアドレスＭＡＤＲが１から２にインクリメントされ、ワンタイムＰＲＯＭ１２０から、アドレス２に記憶されている所定のデータであるオール０がメモリーデータＭＤＡＴとして出力される。また、クロック信号ＲＡＣＬＫ及びクロック信号ＲＤＣＬＫがハイレベルからローレベルに変化する。また、レジスターアドレスＲＡＤＲである第２のレジスターアドレスＲＡ２がｎであるため、クロック信号ＣＬＫｎがローレベルからハイレベルに変化する。そして、クロック信号ＣＬＫｎの立ち上がりに同期して、レジスターデータＲＤＡＴが第ｎのレジスター１３１−ｎに取り込まれ、第ｎのパラメーターが第２のレジスターデータＲＤ２であるデータＤｎａに更新される。

時刻ｔ７において、クロック信号ＲＡＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＡＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴの上位バイトがアドレスレジスター１１２に取り込まれ、レジスターアドレスＲＡＤＲが０となる。また、クロック信号ＲＤＣＬＫがローレベルからハイレベルに変化し、クロック信号ＲＤＣＬＫの立ち上がりに同期して、メモリーデータＭＤＡＴの下位バイトがデータレジスター１１３に取り込まれ、レジスターデータＲＤＡＴが０となる。また、クロック信号ＣＬＫｎがハイレベルからローレベルに変化する。

時刻ｔ８において、クロック信号ＲＡＣＬＫ及びクロック信号ＲＤＣＬＫがハイレベルからローレベルに変化する。また、レジスターアドレスＲＡＤＲが０であるので、ワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送が終了する。

図１３は、第３実施形態におけるデータ転送制御回路１１０の処理の手順の一例を示すフローチャート図である。

図１３に示すように、データ転送制御回路１１０は、ロード信号ＬＤがアクティブになるまで待機する（ステップＳ４１のＮ）。ロード信号ＬＤは、例えばハイレベルのときが
アクティブである。

データ転送制御回路１１０は、ロード信号ＬＤがアクティブになると（ステップＳ４１のＹ）、まず、アドレスレジスター１１２に１を設定する（ステップＳ４２）。これにより、レジスターアドレスＲＡＤＲが１になる。

次に、データ転送制御回路１１０は、メモリーアドレスＭＡＤＲを０に初期化し（ステップＳ４３）、ワンタイムＰＲＯＭ１２０から出力されるメモリーデータＭＤＡＴをアドレスレジスター１１２及びデータレジスター１１３に取得する（ステップＳ４４）。これにより、レジスターアドレスＲＡＤＲが第１のレジスターアドレスＲＡ１になり、レジスターデータＲＤＡＴが第１のレジスターデータＲＤ１になる。

次に、データ転送制御回路１１０は、アドレスレジスター１１２に取得したデータが所定のデータであるオール０でなければ（ステップＳ４５のＮ）、データレジスター１１３に取得したデータをアドレスレジスター１１２で指定される第ｉのレジスター１３１−ｉに転送する（ステップＳ４６）。これにより、第ｉのパラメーターが第１のレジスターデータＲＤ１に更新される。

次に、データ転送制御回路１１０は、メモリーアドレスＭＡＤＲをインクリメントする（ステップＳ４７）。これにより、メモリーアドレスＭＡＤＲが１になる。

そして、データ転送制御回路１１０は、ステップＳ４４以降の処理を繰り返し行い、ステップＳ４４でアドレスレジスター１１２に取得したデータが所定のデータであるオール０であれば（ステップＳ４５のＹ）、処理を終了する。

以上に説明したように、第３実施形態の電子部品１では、ワンタイムＰＲＯＭ１２０は、１以上ｍ以下の整数ｉの各々に対して、第ｉのレジスターアドレスを記憶する領域のアドレスと第ｉのレジスターデータを記憶する領域のアドレスとが同じである。したがって、第１実施形態の電子部品１又はデータ転送回路１００によれば、第ｉのレジスターアドレスを記憶する領域のアドレスと第ｉのレジスターデータを記憶する領域のアドレスとが異なる場合と比較して、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０にアクセスする回数が少ないので、ワンタイムＰＲＯＭ１２０から第１のレジスター１３１−１〜第ｎのレジスター１３１−ｎへのデータ転送時間を低減させることができる。

その他、第３実施形態の電子部品１又はデータ転送回路１００によれば、第１実施形態又は第２実施形態と同様の効果を奏することができる。

１−４．具体例
図１４及び図１５は、本実施形態の電子部品１の一例である発振器１Ａの構造を示す図である。図１４は発振器１Ａの平面図であり、図１５は図１４に示すＡ−Ａ線の断面図である。また、図１６及び図１７は、発振器１Ａを構成する容器４０の概略構成図である。図１６は発振器１Ａを構成する容器４０の平面図であり、図１７は図１６に示すＢ−Ｂ線の断面図である。なお、図１４及び図１６において、発振器１Ａと容器４０の内部の構成を説明する便宜上、カバー６４と蓋部材４４を取り外した状態を図示している。また、説明の便宜上、互いに直交する３つの軸として、Ｘ軸、Ｙ軸およびＺ軸を図示している。更に、説明の便宜上、Ｙ軸方向から視たときの平面視において、＋Ｙ軸方向の面を上面、−Ｙ軸方向の面を下面として説明する。なお、ベース基板６２の上面に形成された配線パターンや電極パッド、容器４０の外面に形成された接続端子および容器４０の内部に形成された配線パターンや電極パッドは図示を省略してある。

発振器１Ａは、図１４及び図１５に示すように、振動素子２００Ａ、発振回路を含む集積回路１００Ａ、及び温度調整素子を含む集積回路１０１を内部に収納する容器４０と、容器４０の外部でベース基板６２の上面に配置された回路素子１６と、を含む。振動素子２００Ａは、例えば、ＳＣカット水晶振動素子であってもよい。ＳＣカット水晶振動素子は、外部応力感度が小さいため、周波数安定性に優れている。

また、発振器１Ａのベース基板６２の上面には、リードフレーム６６を介して容器４０がベース基板６２と遊離して配置され、複数の容量や抵抗等の回路部品２０，２２，２４が配置されている。更に、容器４０や回路素子１６は、カバー６４で覆われ、容器６０の内部に収納されている。なお、容器６０の内部は真空等の減圧雰囲気、又は窒素、アルゴン、ヘリウム等の不活性気体雰囲気に気密封止されている。

振動素子２００Ａ又は集積回路１００Ａに含まれる発振回路等を調整するための回路素子１６や回路部品２０，２２，２４が集積回路１０１を収納した容器４０の外部に配置されている。そのため、集積回路１０１に含まれる温度調整素子の熱によって、回路素子１６を構成する樹脂部材や回路素子１６や回路部品２０，２２，２４と容器４０との接続部材である半田や導電性接着剤等からガスを発生することがなくなる。また、例えガスが発生したとしても振動素子２００Ａが容器４０に収納されているため、ガスの影響を受けることなく、振動素子２００Ａの安定な周波数特性を維持し、高い周波数安定性を有する発振器１Ａを得ることができる。

容器４０の内部には、図１６及び図１７に示すように、集積回路１００Ａ、集積回路１０１および集積回路１０１の上面に配置された振動素子２００Ａが収納されている。なお、容器４０の内部は真空等の減圧雰囲気、又は窒素、アルゴン、ヘリウム等の不活性気体雰囲気に気密封止されている。

容器４０は、パッケージ本体４２と蓋部材４４とで構成されている。パッケージ本体４２は、図１７に示すように、第１の基板４６、第２の基板４８、第３の基板５０、第４の基板５２および第５の基板５４を積層して形成されている。第２の基板４８、第３の基板５０、第４の基板５２および第５の基板５４は中央部が除去された環状体であり、第５の基板５４の上面の周縁にシールリングや低融点ガラス等の封止部材５６が形成されている。

第２の基板４８と第３の基板５０とにより、集積回路１００Ａを収容する凹部が形成され、第４の基板５２と第５の基板５４とにより、集積回路１０１と振動素子２００Ａを収容する凹部が形成されている。

第１の基板４６の上面の所定の位置には接合部材３６により集積回路１００Ａが接合され、集積回路１００Ａはボンディングワイヤー３０により第２の基板４８の上面に配置された不図示の電極パッドと電気的に接続されている。

第３の基板５０の上面の所定の位置には接合部材３４により集積回路１０１が接合され、集積回路１０１の上面である能動面１５に形成された電極パッド２６はボンディングワイヤー３０により第４の基板５２の上面に配置された不図示の電極パッドと電気的に接続されている。

したがって、集積回路１００Ａと集積回路１０１とは容器４０の内部で離間して配置されているため、振動素子２００Ａを加熱する集積回路１０１の熱が、集積回路１００Ａへ直接伝わり難い。そのため、加熱し過ぎによる、集積回路１００Ａに含まれる発振回路の特性劣化を制御することができる。

振動素子２００Ａは、集積回路１０１の能動面１５に配置されている。また、振動素子２００Ａは、能動面１５に形成された電極パッド２６と、振動素子２００Ａの下面に形成された不図示の電極パッドと、を金属性バンプや導電性接着剤等の接合部材３２を介して集積回路１０１に接合されている。これにより、振動素子２００Ａは、集積回路１０１によって支持されている。なお、振動素子２００Ａの上下面に形成された不図示の励振電極と、振動素子２００Ａの下面に形成された不図示の電極パッドとはそれぞれ電気的に接続されている。なお、振動素子２００Ａと集積回路１０１とは、集積回路１０１で発生した熱が振動素子２００Ａに伝わるように接続されていれば良い。そのため、例えば、振動素子２００Ａと集積回路１０１とが非導電性の接合部材で接続され、振動素子２００Ａと集積回路１０１又はパッケージ本体４２とがボンディングワイヤー等の導電性部材を用いて電気的に接続されていても良い。

したがって、振動素子２００Ａが集積回路１０１上に配置されているため、集積回路１０１の熱を損失することなく振動素子２００Ａへ伝えることができ、低消費で振動素子２００Ａの温度制御をより安定化させることができる。

なお、図１４では、振動素子２００Ａは、Ｙ軸方向から視たときの平面視において矩形状であるが、振動素子２００Ａの形状は矩形状に限定されず、例えば円形状であっても良い。また、振動素子２００Ａは、ＳＣカット水晶振動素子に限定されず、ＡＴカット水晶振動素子でも良いし、音叉型水晶振動素子、弾性表面波共振片その他の圧電振動素子やＭＥＭＳ（Micro Electro Mechanical Systems）共振素子でも構わない。なお、振動素子２００ＡとしてＡＴカット水晶振動素子を用いた場合には、Ｂモード抑圧回路が不要となるため、発振器１Ａの小型化が図れる。

図１８は、発振器１Ａの機能ブロック図である。図１８に示すように、発振器１Ａは、前述の機能素子２００の一例である振動素子２００Ａと、集積回路１００Ａと、集積回路１０１とを含む。

集積回路１０１は、温度調整素子２００Ｂと、温度センサー２７０とを含む。

前述の機能素子２００の他の一例である温度調整素子２００Ｂは、振動素子２００Ａの温度を調整する素子であり、例えば、発熱素子である。温度調整素子２００Ｂが発生させる熱は、集積回路１００Ａから供給される温度制御信号ＶＨＣに応じて制御される。前述の通り、振動素子２００Ａは集積回路１０１に接合されているため、温度調整素子２００Ｂが発生させる熱が振動素子２００Ａに伝わり、振動素子２００Ａの温度が所望の一定温度に近づくように調整される。

温度センサー２７０は、温度を検出し、検出した温度に応じた電圧レベルを有する第１の温度検出信号ＶＴ１を出力する。前述の通り、振動素子２００Ａは集積回路１０１に接合されており、温度センサー２７０は、振動素子２００Ａの近傍に位置するため、振動素子２００Ａの周囲の温度を検出することになる。また、温度センサー２７０は、温度調整素子２００Ｂの近傍に位置するため、温度調整素子２００Ｂの温度を検出するともいえる。温度センサー２７０から出力される第１の温度検出信号ＶＴ１は、集積回路１００Ａに供給される。

前述のデータ転送回路１００の一例である集積回路１００Ａは、データ転送制御回路１１０、ワンタイムＰＲＯＭ１２０、レジスター群１３０、ロード信号生成回路１４０、パワーオンリセット回路１６０、インターフェース回路１７０、温度制御回路２１０、温度補償回路２２０、加算回路２２１、Ｄ／Ａ変換回路２２２、発振回路２３０、ＰＬＬ（Ph
ase Locked Loop）回路２３１、分周回路２３２、出力バッファー２３３、温度センサー２４０、レベルシフター２４１、セレクター２４２、Ａ／Ｄ変換回路２４３、ローパスフィルター２４４及びレギュレーター２５０を含む。

パワーオンリセット回路１６０は、電子部品１に電源が投入されると一定時間アクティブとなるリセット信号を発生させる。このリセット信号により集積回路１００Ａの各回路が所望の状態に初期化される。

インターフェース回路１７０は、発振器１Ａの外部装置２からのワンタイムＰＲＯＭ１２０及びレジスター群１３０に対するデータの書き込み及び読み出しを制御する。外部装置２とインターフェース回路１７０との間の通信方式は、例えば、Ｉ^２Ｃ（Inter-Integrated Circuit）でもよいし、ＳＰＩ（Serial Peripheral Interface）でもよい。

前述の通り、ワンタイムＰＲＯＭ１２０は、各アドレスについて１回のみ書き換え可能な不揮発性メモリーであり、第１〜第ｍのレジスターアドレス及び第１〜第ｍのレジスターデータを記憶する。ｍは１以上の整数である。

前述の通り、レジスター群１３０は、第１のレジスター〜第ｎのレジスターのｎ個のレジスターを含む。第１のレジスター〜第ｎのレジスターは、振動素子２００Ａの動作を制御する第１〜第ｎのパラメーターに対応する第１〜第ｎのデータを保持する。第１〜第ｎのパラメーターの１つは発振回路２３０の温度補償パラメーターであり、第１〜第ｎのパラメーターの他の１つは発振回路２３０の周波数調整パラメーターである。

発振器１Ａの製造時の検査工程において、検査装置である外部装置２は、インターフェース回路１７０を介して、第１〜第ｍのレジスターアドレス及び第１〜第ｍのレジスターデータをワンタイムＰＲＯＭ１２０に書き込んで第１〜第ｎのパラメーターを調整する。ロード信号ＬＤが発生すると、ワンタイムＰＲＯＭ１２０に記憶されている第１〜第ｍのレジスターデータは、それぞれ、データ転送制御回路１１０を介してレジスター群１３０に含まれる第１のレジスター〜第ｎのレジスターのいずれかに転送されて保持され、第１のレジスター〜第ｎのレジスターに保持された第１〜第ｎのデータが各回路に供給される。

前述の通り、ロード信号生成回路１４０は、データ転送制御回路１１０によるワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送の開始を指示するロード信号ＬＤを生成する。例えば、ロード信号生成回路１４０は、パワーオンリセット回路１６０が発生させるリセット信号や、インターフェース回路１７０が外部装置２から受信したロードコマンドに応じて、一定時間アクティブとなるロード信号ＬＤを発生させる。

前述の通り、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０に記憶されているデータをレジスター群１３０に転送する制御を行う。具体的には、データ転送制御回路１１０は、１以上ｍ以下の整数ｉの各々に対して、ワンタイムＰＲＯＭ１２０から第ｉのレジスターアドレス及び第ｉのレジスターデータを取得し、第ｉのレジスターアドレスで指定される第ｋのレジスターに第ｉのレジスターデータを転送し、第ｉのレジスターデータにより第ｋのデータを更新する。データ転送制御回路１１０は、ロード信号ＬＤを受け取ると、ワンタイムＰＲＯＭ１２０からレジスター群１３０へのデータ転送を開始する。また、ワンタイムＰＲＯＭ１２０は、所定のデータを記憶し、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０から当該所定のデータを取得した場合に、第１〜第ｍのレジスターデータの転送を終了したと判断する。すなわち、データ転送制御回路１１０は、ワンタイムＰＲＯＭ１２０から所定のタイミングで取得したデータが所定のデータでなければ、当該データは第ｉのレジスターアドレスであると判断して第ｋのレジスターに第ｉ
のレジスターデータを転送し、取得したデータが所定のデータであれば、第１〜第ｍのレジスターデータの転送を終了したと判断する。例えば、データ転送制御回路１１０は、図１に示される回路で実現される。

レギュレーター２５０は、集積回路１００Ａの外部から供給される電源電圧に基づいて、集積回路１００Ａが有する各回路の電源電圧や基準電圧を生成する。

温度センサー２４０は、温度を検出し、検出した温度に応じた電圧レベルを有する第２の温度検出信号ＶＴ２を出力する。前述の通り、集積回路１００Ａは第１の基板４６の上面に接合されており、温度センサー２４０は、温度センサー２７０よりも振動素子２００Ａや温度調整素子２００Ｂから離れた位置に設けられている。そのため、温度センサー２７０は、振動素子２００Ａや温度調整素子２００Ｂから離れた位置における容器４０の内部温度を検出することになる。また、外気の熱はリードフレーム６６を介して容器４０に伝わる。したがって、温度は発振器１Ａの外気温度が所定の範囲で変化した場合、温度調整素子２００Ｂの近傍に設けられている温度センサー２７０が検出する温度はほとんど変化しないのに対して、温度センサー２４０が検出する温度は所定の範囲で変化する。

レベルシフター２４１は、発振器１Ａの外部から供給される周波数制御信号ＶＣを所望の電圧レベルに変換する。

セレクター２４２は、レベルシフター２４１から出力される周波数制御信号ＶＣと、温度センサー２４０から出力される第２の温度検出信号ＶＴ２のいずれか一方を選択して出力する。例えば、セレクター２４２は、周波数制御信号ＶＣと第２の温度検出信号ＶＴ２とを時分割に選択して出力する。ただし、例えば、発振器１Ａの製造時の検査工程において、発振器１Ａの仕様に応じて、周波数制御信号ＶＣと第２の温度検出信号ＶＴ２のいずれか一方を選択するための選択値がワンタイムＰＲＯＭ１２０に記憶され、発振器１Ａに電源が投入されると、当該選択値がワンタイムＰＲＯＭ１２０からデータ転送制御回路１１０を介してレジスター群１３０に含まれる不図示の所定のレジスターに転送されて保持され、当該レジスターに保持された選択値がセレクター２４２に供給されてもよい。

Ａ／Ｄ変換回路２４３は、セレクター２４２から時分割に出力されるアナログ信号である周波数制御信号ＶＣ及び第２の温度検出信号ＶＴ２を、それぞれデジタル信号である周波数制御値ＤＶＣ及び第２の温度検出値ＤＴ２に変換する。

ローパスフィルター２４４は、Ａ／Ｄ変換回路２４３から時分割に出力される周波数制御値ＤＶＣ及び第２の温度検出値ＤＴ２に対してローパス処理を行い、高周波ノイズ信号の強度を低減させるデジタルフィルターである。

温度制御回路２１０は、振動素子２００Ａの温度設定値ＤＴＳ、第１の温度検出信号ＶＴ１及び第２の温度検出値ＤＴ２に基づいて、温度調整素子２００Ｂを制御する温度制御信号ＶＨＣを生成する。温度設定値ＤＴＳは、振動素子２００Ａの目標温度の設定値であり、ワンタイムＰＲＯＭ１２０に記憶されている。例えば、発振器１Ａの製造時の検査工程において、温度変化に対する周波数変化が最も小さくなる温度設定値ＤＴＳが生成され、ワンタイムＰＲＯＭ１２０に記憶される。そして、発振器１Ａの電源が投入されると、温度設定値ＤＴＳは、ワンタイムＰＲＯＭ１２０からデータ転送制御回路１１０を介してレジスター群１３０に含まれる不図示の所定のレジスターに転送されて保持され、当該レジスターに保持された温度設定値ＤＴＳが温度制御回路２１０に供給される。

温度補償回路２２０は、第２の温度検出値ＤＴ２に基づいて発振回路２３０の周波数を温度補償する。具体的には、温度補償回路２２０は、第２の温度検出値ＤＴ２に基づいて
、発振回路２３０の周波数が周波数制御値ＤＶＣに応じた所望の周波数になるように温度補償するためのデジタル信号である温度補償値を生成する。例えば、発振器１Ａの製造時の検査工程において、温度補償回路２２０が、振動素子２００Ａの周波数温度特性に対して概ね逆の特性となる温度補償値を生成するための温度補償データが生成され、ワンタイムＰＲＯＭ１２０に記憶される。温度補償データは、温度補償パラメーターに対応するデータである。ロード信号ＬＤが発生すると、当該温度補償データは、ワンタイムＰＲＯＭ１２０からデータ転送制御回路１１０を介してレジスター群１３０に含まれる不図示の所定のレジスターに転送されて保持され、温度補償回路２２０は、当該レジスターに保持された温度補償データ、第２の温度検出値ＤＴ２及び周波数制御値ＤＶＣに基づいて、温度補償値を生成する。

加算回路２２１は、温度補償回路２２０が生成した温度補償値と、ワンタイムＰＲＯＭ１２０からデータ転送制御回路１１０を介してレジスター群１３０に含まれる不図示の所定のレジスターに転送されて保持された周波数調整データとを加算したデジタル信号を出力する。周波数調整データは、周波数調整パラメーターに対応するデータであり、所定の温度において発振回路２３０が振動素子２００Ａを所定の周波数で発振させるように調整されたデータである。

Ｄ／Ａ変換回路２２２は、加算回路２２１から出力されるデジタル信号をアナログ信号に変換し、発振回路２３０に供給する。

発振回路２３０は、振動素子２００Ａの両端と電気的に接続されており、振動素子２００Ａの出力信号を増幅して振動素子２００Ａにフィードバックすることにより、振動素子２００Ａを発振させる回路である。例えば、発振回路２３０は、増幅素子としてインバーターを用いた発振回路であってもよいし、増幅素子としてバイポーラトランジスターを用いた発振回路であってもよい。

発振回路２３０は、Ｄ／Ａ変換回路２２２から供給されるアナログ信号に基づいて、所定の温度範囲において振動素子２００Ａの発振周波数を一定に近づける。具体的には、発振回路２３０は、振動素子２００Ａの負荷容量となる不図示の可変容量素子を有し、当該可変容量素子にアナログ信号が供給されて当該アナログ信号の電圧に応じた負荷容量値となることにより、発振回路２３０から出力される発振信号の周波数が温度補償される。

ＰＬＬ回路２３１は、発振回路２３０から出力される発振信号の周波数を逓倍する。

分周回路２３２は、ＰＬＬ回路２３１から出力される発振信号を分周する。

出力バッファー２３３は、分周回路２３２から出力される発振信号をバッファリングし、発振信号ＣＫＯとして集積回路１００Ａの外部に出力する。この発振信号ＣＫＯは、発振器１Ａの出力信号となる。

なお、温度制御回路２１０、温度補償回路２２０、Ｄ／Ａ変換回路２２２、発振回路２３０、温度センサー２４０、レベルシフター２４１、セレクター２４２、Ａ／Ｄ変換回路２４３及びローパスフィルター２４４を含む回路は、レジスター群１３０に含まれる第１のレジスター〜第ｎのレジスターが保持する第１〜第ｎのデータに基づいて、振動素子２００Ａの発振周波数や温度等を制御し、温度調整素子２００Ｂの発熱量を制御する。すなわち、当該回路は、前述の機能素子制御回路１５０の一例である。

発振信号ＣＫＯの周波数偏差を最小にするためには、発振器１Ａの製造時の検査工程において、特に、ワンタイムＰＲＯＭ１２０に記憶される温度設定値ＤＴＳや温度補償デー
タを最適値に調整する必要がある。例えば、検査工程において、発振信号ＣＫＯの周波数偏差が所望の範囲に収まるように温度設定値ＤＴＳや温度補償データが粗調整されてワンタイムＰＲＯＭ１２０に書き込まれる。さらに、この状態で発振信号ＣＫＯの周波数偏差が最小になるように温度設定値ＤＴＳや温度補償データが最適値に微調整されてワンタイムＰＲＯＭ１２０に書き込まれる。その際、温度設定値ＤＴＳが最適値に微調整されたことで発振信号ＣＫＯの周波数偏差が最小ではなくなった場合は、温度補償データが最適値に再度微調整されてワンタイムＰＲＯＭ１２０に書き込まれる。同様に、温度補償データが最適値に微調整されたことで発振信号ＣＫＯの周波数偏差が最小ではなくなった場合は、温度設定値ＤＴＳが最適値に再度微調整されてワンタイムＰＲＯＭ１２０に書き込まれる。

このように、発振器１Ａでは、多数のパラメーターのうちの少なくとも１つのパラメーターに対してワンタイムＰＲＯＭ１２０への書き込みが複数回行われる可能性がある。仮に、ワンタイムＰＲＯＭ１２０がすべてのパラメーターを記憶可能なサイズのバンクを複数有し、少なくとも１つのパラメーターを書き換える必要が生じた場合に、バンクを切り替えてすべてのパラメーターを書き込むようにすると、ワンタイムＰＲＯＭ１２０のサイズが大きくなってしまい、集積回路１００Ａに実装することが難しい。そこで、本実施形態では、いずれかのパラメーターを書き換える必要が生じる毎に、当該パラメーターを保持するレジスターに割り当てられたアドレス及び当該パラメーターに対応する新たなレジスターデータをワンタイムＰＲＯＭ１２０に新たに書き込む。そして、調整終了後には、前述の通り、ワンタイムＰＲＯＭ１２０が、第１〜第ｎのレジスターアドレス及び第１〜第ｎのレジスターアドレスを有することで、ワンタイムＰＲＯＭ１２０が複数のバンクを有する必要がない。その結果、ワンタイムＰＲＯＭ１２０のサイズが小さくなり、集積回路１００Ａに実装可能である。

なお、電子部品１の具体例として、振動素子２００Ａの温度を目標温度付近に調整する温度制御機能以外に、第２の温度検出値ＤＴ２に基づく温度補償機能及び周波数制御値ＤＶＣに基づく周波数制御機能を有する発振器１Ａを挙げたが、電子部品１は、温度補償機能及び周波数制御機能の少なくとも一方を有さない発振器であってもよい。また、電子部品１は、発振器以外であってもよく、例えば、角速度センサーや加速度センサー等の慣性センサーであってもよい。

２．電子機器
図１９は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。

本実施形態の電子機器３００は、電子部品３１０、処理回路３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含む。なお、本実施形態の電子機器は、図１９の構成要素の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。

電子部品３１０は、データ転送回路３１２と機能素子３１３とを備えている。データ転送回路３１２は、データ転送制御回路３１４、ワンタイムＰＲＯＭ３１５及びレジスター群３１６を含む。

レジスター群３１６は、不図示の第１のレジスター〜第ｎのレジスターのｎ個のレジスターを含む。第１のレジスター〜第ｎのレジスターは、機能素子３１３の動作を制御する第１〜第ｎのパラメーターに対応する第１〜第ｎのデータを保持する。

データ転送制御回路３１４は、ワンタイムＰＲＯＭ３１５に記憶されているデータをレジスター群３１６に転送する制御を行う。具体的には、データ転送制御回路３１４は、１
以上ｍ以下の整数ｉの各々に対して、ワンタイムＰＲＯＭ３１５から第ｉのレジスターアドレス及び第ｉのレジスターデータを取得し、第ｉのレジスターアドレスで指定される第ｋのレジスターに第ｉのレジスターデータを転送し、第ｉのレジスターデータにより第ｋのデータを更新する。

ワンタイムＰＲＯＭ３１５は、所定のデータを記憶し、データ転送制御回路３１４は、ワンタイムＰＲＯＭ１２０から当該所定のデータを取得した場合に、第１〜第ｍのレジスターデータの転送を終了したと判断する。すなわち、データ転送制御回路３１４は、ワンタイムＰＲＯＭ３１５から所定のタイミングで取得したデータが所定のデータでなければ、当該データは第ｉのレジスターアドレスであると判断して第ｋのレジスターに第ｉのレジスターデータを転送し、取得したデータが所定のデータであれば、第１〜第ｍのレジスターデータの転送を終了したと判断する。

機能素子３１３は、所定の機能を有する素子であり、データ転送回路３１２によって動作が制御される。例えば、機能素子３１３は、所望の周波数で発振する機能を有する振動素子であってもよいし、所望の物理量を検出する機能を有する物理量検出素子であってもよい。

電子部品３１０は、ワンタイムＰＲＯＭ３１５に記憶されているデータに基づいて動作し、所望の信号を処理回路３２０に出力する。例えば、電子部品３１０が発振器であれば、電子部品３１０は発振信号を発生させて処理回路３２０に出力する。

処理回路３２０は、電子部品３１０からの出力信号に基づいて動作する。例えば、処理回路３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、電子部品３１０から入力される信号に基づいて各種の計算処理や制御処理を行う。具体的には、処理回路３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。

操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号を処理回路３２０に出力する。

ＲＯＭ３４０は、処理回路３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶する記憶部である。

ＲＡＭ３５０は、処理回路３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、処理回路３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する記憶部である。

通信部３６０は、処理回路３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、処理回路３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。

電子部品３１０として例えば上述した各実施形態の電子部品１を適用することにより、例えば、信頼性の高い電子機器を実現することができる。なお、データ転送回路３１２及び機能素子３１３は、上述した各実施形態のデータ転送回路１００及び機能素子２００にそれぞれ対応する。

このような電子機器３００としては種々の電子機器が考えられ、例えば、モバイル型、ラップトップ型、タブレット型などのパーソナルコンピューター、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェットプリンターなどのインクジェット式吐出装置、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡等の医療機器、魚群探知機、各種測定機器、車両、航空機、船舶等の計器類、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、歩行者自立航法（ＰＤＲ：Pedestrian Dead Reckoning）装置等が挙げられる。

図２０は、電子機器３００の一例であるスマートフォンの外観の一例を示す図である。電子機器３００であるスマートフォンは、操作部３３０としてボタンを、表示部３７０としてＬＣＤを備えている。そして、電子機器３００であるスマートフォンは、電子部品３１０として、例えば上述した各実施形態の電子部品１を適用することにより、高い信頼性を実現することができる。

３．移動体
図２１は、本実施形態の移動体の一例を示す図である。図２１に示す移動体４００は、電子部品４１０、処理回路４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含む。なお、本実施形態の移動体は、図２１の構成要素の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。

電子部品４１０は、不図示のデータ転送回路と機能素子とを備えており、データ転送回路は、不図示のデータ転送制御回路、ワンタイムＰＲＯＭ及びレジスター群を含む。

レジスター群は、不図示の第１のレジスター〜第ｎのレジスターのｎ個のレジスターを含む。第１のレジスター〜第ｎのレジスターは、機能素子の動作を制御する第１〜第ｎのパラメーターに対応する第１〜第ｎのデータを保持する。

データ転送制御回路は、ワンタイムＰＲＯＭに記憶されているデータをレジスター群に転送する制御を行う。具体的には、データ転送制御回路は、１以上ｍ以下の整数ｉの各々に対して、ワンタイムＰＲＯＭから第ｉのレジスターアドレス及び第ｉのレジスターデータを取得し、第ｉのレジスターアドレスで指定される第ｋのレジスターに第ｉのレジスターデータを転送し、第ｉのレジスターデータにより第ｋのデータを更新する。

ワンタイムＰＲＯＭは、所定のデータを記憶し、データ転送制御回路は、ワンタイムＰＲＯＭから当該所定のデータを取得した場合に、第１〜第ｍのレジスターデータの転送を終了したと判断する。すなわち、データ転送制御回路は、ワンタイムＰＲＯＭから所定のタイミングで取得したデータが所定のデータでなければ、当該データは第ｉのレジスターアドレスであると判断して第ｋのレジスターに第ｉのレジスターデータを転送し、取得したデータが所定のデータであれば、第１〜第ｍのレジスターデータの転送を終了したと判断する。

機能素子は、所定の機能を有する素子であり、データ転送回路によって動作が制御される。例えば、機能素子は、所望の周波数で発振する機能を有する振動素子であってもよい
し、所望の物理量を検出する機能を有する物理量検出素子であってもよい。

電子部品４１０は、ワンタイムＰＲＯＭに記憶されているデータに基づいて動作し、所望の信号を処理回路４２０，４３０，４４０に出力する。例えば、電子部品４１０が発振器であれば、電子部品４１０は発振信号を発生させて処理回路４２０，４３０，４４０に出力する。

処理回路４２０，４３０，４４０は、電子部品４１０からの出力信号に基づいて動作し、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御処理を行う。

バッテリー４５０は、電子部品４１０及び処理回路４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、電子部品４１０及び処理回路４２０，４３０，４４０に電力を供給する。

電子部品４１０として例えば上述した各実施形態の電子部品１を適用することにより、例えば、信頼性の高い移動体を実現することができる。なお、電子部品４１０が有するデータ転送回路及び機能素子は、上述した各実施形態のデータ転送回路１００及び機能素子２００にそれぞれ対応する。

このような移動体４００としては種々の移動体が考えられ、例えば、電気自動車等の自動車、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。

本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。

本発明は、実施の形態で説明した構成と実質的に同一の構成、例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

１…電子部品、１Ａ…発振器、２…外部装置、１５…能動面、２０，２２，２４…回路部品、２６，２８…電極パッド、３０…ボンディングワイヤー、３２，３４，３６…接合部材、３８…スペーサー、４０…容器、４２…パッケージ本体、４４…蓋部材、４６…第１の基板、４８…第２の基板、５０…第３の基板、５２…第４の基板、５４…第５の基板、５６…封止部材、６０…容器、６２…ベース基板、６４…カバー、６６…リードフレーム、１００…データ転送回路、１００Ａ…集積回路、１０１…集積回路、１１０…データ転送制御回路、１２０…ワンタイムＰＲＯＭ、１３０…レジスター群、１３１−１〜１３１−ｎ…第１のレジスター〜第ｎのレジスター、１４０…ロード信号生成回路、１５０…機能素子制御回路、１６０…パワーオンリセット回路、２００…機能素子、２００Ａ…振動素子、２００Ｂ…温度調整素子、２１０…温度制御回路、２２０…温度補償回路、２２１…加算回路、２２２…Ｄ／Ａ変換回路、２３０…発振回路、２３１…ＰＬＬ回路、２３２…分周回路、２３３…出力バッファー、２４０…温度センサー、２４１…レベルシフター
、２４２…セレクター、２４３…Ａ／Ｄ変換回路、２４４…ローパスフィルター、２５０…レギュレーター、２７０…温度センサー、３００…電子機器、３１０…電子部品、３１２…データ転送回路、３１３…機能素子、３１４…データ転送制御回路、３１５…ワンタイムＰＲＯＭ、３１６…レジスター群、３２０…処理回路、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、４００…移動体、４１０…電子部品、４２０，４３０，４４０…処理回路、４５０…バッテリー、４６０…バックアップ用バッテリー

Claims

ｍは１以上の整数であり、第１〜第ｍのレジスターアドレス及び第１〜第ｍのレジスターデータを記憶するワンタイムＰＲＯＭと、
ｎは２以上の整数であり、機能素子の動作を制御する第１〜第ｎのパラメーターに対応する第１〜第ｎのデータを保持する第１〜第ｎのレジスターと、
１以上ｍ以下の整数ｉの各々に対して、前記ワンタイムＰＲＯＭから前記第ｉのレジスターアドレス及び前記第ｉのレジスターデータを取得し、ｋは１以上ｎ以下の整数であり、前記第ｉのレジスターアドレスで指定される前記第ｋのレジスターに前記第ｉのレジスターデータを転送し、前記第ｉのレジスターデータにより前記第ｋのデータを更新するデータ転送制御回路と、を備えた、データ転送回路。
前記ワンタイムＰＲＯＭは、前記第１〜第ｎのパラメーターの初期値である第１〜第ｎの初期データを記憶し、
前記データ転送制御回路は、前記ワンタイムＰＲＯＭから前記第１〜第ｎの初期データを取得して前記第１〜第ｎのレジスターに前記第１〜第ｎの初期データを転送した後、前記第ｋのレジスターに前記第ｉのレジスターデータを転送する、請求項１に記載のデータ転送回路。
前記データ転送制御回路は、前記第１〜第ｎのパラメーターの初期値である第１〜第ｎの初期データが前記第１〜第ｎのレジスターに並行してロードされた後、前記第ｋのレジスターに前記第ｉのレジスターデータを転送する、請求項１に記載のデータ転送回路。
前記ワンタイムＰＲＯＭは、所定のデータを記憶し、
前記データ転送制御回路は、前記ワンタイムＰＲＯＭから前記所定のデータを取得した場合に、前記第１〜第ｍのレジスターデータの転送を終了したと判断する、請求項１乃至３のいずれか一項に記載のデータ転送回路。
前記ワンタイムＰＲＯＭは、前記第ｉのレジスターアドレスを記憶する領域のアドレスと前記第ｉのレジスターデータを記憶する領域のアドレスとが異なる、請求項１乃至４のいずれか一項に記載のデータ転送回路。
前記ワンタイムＰＲＯＭは、前記第ｉのレジスターアドレスを記憶する領域のアドレスと前記第ｉのレジスターデータを記憶する領域のアドレスとが同じである、請求項１乃至４のいずれか一項に記載のデータ転送回路。
前記機能素子は、振動素子であり、
前記振動素子を発振させる発振回路を備え、
前記第１〜第ｎのパラメーターの１つは前記発振回路の温度補償パラメーターであり、前記第１〜第ｎのパラメーターの他の１つは前記発振回路の周波数調整パラメーターである、請求項１乃至６のいずれか一項に記載のデータ転送回路。
請求項１乃至７のいずれか一項に記載のデータ転送回路と、
前記機能素子と、を備えた、電子部品。
請求項８に記載の電子部品と、
前記電子部品からの出力信号に基づいて動作する処理回路と、を備えた、電子機器。
請求項８に記載の電子部品と、
前記電子部品からの出力信号に基づいて動作する処理回路と、を備えた、移動体。