KR940003221B1 - 모스의 필드산화막 제조방법 - Google Patents

모스의 필드산화막 제조방법 Download PDF

Info

Publication number
KR940003221B1
KR940003221B1 KR1019910015679A KR910015679A KR940003221B1 KR 940003221 B1 KR940003221 B1 KR 940003221B1 KR 1019910015679 A KR1019910015679 A KR 1019910015679A KR 910015679 A KR910015679 A KR 910015679A KR 940003221 B1 KR940003221 B1 KR 940003221B1
Authority
KR
South Korea
Prior art keywords
oxide film
field oxide
photoresist
substrate
mos
Prior art date
Application number
KR1019910015679A
Other languages
English (en)
Inventor
김일권
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019910015679A priority Critical patent/KR940003221B1/ko
Application granted granted Critical
Publication of KR940003221B1 publication Critical patent/KR940003221B1/ko

Links

Abstract

내용 없음.

Description

모스의 필드산화막 제조방법
제1도는 종래 질화막에 의한 필드산화막의 공정단면도.
제2도는 종래 NILO의 공정단면도.
제3도는 본발명 필드산화막의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 산화막
3 : 질화막 4 : 필드산화막
5 : 포토레지스트
본발명은 모스의 필드산화막 제조방법에 관한 것으로, 특히 사진 식각법에 의해 N2 +이온을 주입하여 버즈비크(Bird's Beak)를 감소시켜 활성영역을 넓게 할 수 있도록 한 것이다. 종래 질화막에 의한 필드산화막의 형성은 제1도에서 (a)와 같이 기판(1)상에 산화막(2)을 증착하고 (b)와 같이 상기 산화막(2)위에 질화막(3)을 증착한후 (c)와 같이 사진 식각법으로 상기 질화막(3) 및 산화막(2)의 불필요한 부분은 식각한후 (d)와 같이 필드산화막(4)을 형성한다.
또한 NILO(Nitride Implant For Local Oxidation)에 의한 종래 기술은 제2도에서 (a)와 같이 기판(1)상에 산화막(2)를 증착하고 (b)와 같이 질화막(3)을 주입한후 (C)와 같이 사진 식각법으로 상기 산화막(2) 및 질화막(3)의 불필요한 부분은 식각한후 (d)와 같이 필드산화막(4)를 형성한다. 이와같은 종래의 기술은 질화막 아래 부분에서 옥시다이징 스피쉬즈(Oxidizing Species)가 측면으로 확산됨으로써 버즈 비크 발생 및 필드산화막(4)에 결함이 생기는 결점이 있었다.
본발명은 이와같은 종래의 결점을 감안하여 안출한 것으로 포토레지스트를 이용하여 N2 +이온을 기판 상부에 주입해서 질화막을 형성하는데 그 목적이 있다.
이하에서 이와같은 목적을 달성하기 위한 본발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제3도는 본발명 필드산화막의 공정단면도로서 (a)와 같이 기판(1)상에 초기 산화막(2)을 25나노미터(㎚)의 두께로 증착하고 (b)와 같이 포토레지스트(5)를 이용하여 전압이 20kev이고 농도는 5×1016/㎠인 N2 +이온을 기판(1) 상부에 질화막(3)의 두께가 23나노미터되게 상기 주입후 상기 포토레지스트(5)를 제거하고 (c)와 같이 950℃에서 N2가스안에서 30분 동안 어닐(Anneal)한다. 또한 (d)와 같이 상기 산화막(2)을 제거하고 필드산화막(4)을 형성한다.
이상에서 설명한 바와같이 본발명은 포토레지스터를 이용하여 N2 +이온을 기판 상부에 주입함으로써 필드산화막에 버즈 비크의 발생을 감소시킬 수 있는 효과가 있는 것이다.

Claims (1)

  1. 기판(1)상에 초기 산화막(2)을 형성하고 포토레지스터(5)를 이용하여 N2 +이온을 기판(1) 상부에 주입하는 단계와, 상기 포토레지스터(5)를 제거하고 950℃의 N2가스안에서 30분 동안 어닐하는 단계와, 상기 산화막(2)을 제거하고 필드산화막(4)을 성장시키는 단계를 차례로 실시하여서 이루어짐을 특징으로 하는 모스의 필드산화막 제조방법.
KR1019910015679A 1991-09-09 1991-09-09 모스의 필드산화막 제조방법 KR940003221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910015679A KR940003221B1 (ko) 1991-09-09 1991-09-09 모스의 필드산화막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910015679A KR940003221B1 (ko) 1991-09-09 1991-09-09 모스의 필드산화막 제조방법

Publications (1)

Publication Number Publication Date
KR940003221B1 true KR940003221B1 (ko) 1994-04-16

Family

ID=19319722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015679A KR940003221B1 (ko) 1991-09-09 1991-09-09 모스의 필드산화막 제조방법

Country Status (1)

Country Link
KR (1) KR940003221B1 (ko)

Similar Documents

Publication Publication Date Title
KR950000103B1 (ko) 반도체 장치 및 그 제조방법
US5196367A (en) Modified field isolation process with no channel-stop implant encroachment
KR940009997B1 (ko) Cmos의 단차없는 두개의 웰 제조방법
JPH0789561B2 (ja) Mosトランジスタの製法
US6358819B1 (en) Dual gate oxide process for deep submicron ICS
KR100273281B1 (ko) 반도체 소자의 절연막 형성 방법
JPS5832466A (ja) Mosfetの製造方法
KR940003221B1 (ko) 모스의 필드산화막 제조방법
JPH02288359A (ja) シリコン基板中に1つの導電タイプのウェルを形成する方法
US4814290A (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
KR0150104B1 (ko) 반도체 소자의 게이트 산화막 형성방법
JPH05144805A (ja) 半導体装置の製造方法
JPS63110658A (ja) 半導体装置の製造方法
JPH0779101B2 (ja) 半導体装置の製法
JPH0316150A (ja) 半導体素子の製造方法
KR0179019B1 (ko) 고전압 소자 제조방법
KR100190382B1 (ko) 반도체소자의 소자분리막 형성방법
KR930001556B1 (ko) 반도체 소자의 격리산화막 형성방법
KR930007101B1 (ko) 셀프 ldd 접합 트랜지스터 제조방법
KR100370118B1 (ko) 반도체소자의웰제조방법
KR0151225B1 (ko) 반도체 소자의 소자분리 방법
KR930001900B1 (ko) 트랜지스터 제조방법
KR100205323B1 (ko) 마스크롬 셀 및 제조방법
KR100205346B1 (ko) 반도체 장치의 웰 제조 방법
EP0482829A1 (en) Method for forming a composite oxide over a heavily doped region

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030318

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee