KR940001384A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR940001384A KR940001384A KR1019930009855A KR930009855A KR940001384A KR 940001384 A KR940001384 A KR 940001384A KR 1019930009855 A KR1019930009855 A KR 1019930009855A KR 930009855 A KR930009855 A KR 930009855A KR 940001384 A KR940001384 A KR 940001384A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- bias
- channel
- circuit
- varying
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract 40
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
본 발명은 고속성을 중시할 때에는MOSFET의 임계치를 낮게 설정할 수 있고, 스탠드바이시 등의 저소비 전력을 중시할 때에는 MOSFET의 임계치를 높이 설정할 수 있고, 고속성과 저소비 전력의 양립을 달성하는 반도체 장치를 제공하는 데 있다.
n형 Si기판(칩) (1)위에 P웰 영역이 선택적으로 형성되고, 기판(1)의 표면에 형성된 P채 널의 MOSFET와 P웰 영역에 형성된 n채널 MOSFET를 기본셀로 하는 셀영역 (4)과, 기판(1)위에 형성된 입출력회로(2)와. 기판(1)위에 형 성된 기판 바이어스 발생회로 (3)를 구비한 반도체 장치 이고, 입출력회로 (2)를 통하여 기판 바이어스 발생회로(3)를 제어하고, 기판(1) 및 P웰영역에 걸리는 바이어스(7,8)를 MOSFET의 동작 모드에 따라서 기변하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1의 실시예에 의한 반도체 장치의 회로 구성을 나타낸 블록도,
제2도는 제1의 실시예에 있어서의 기본셀 구조를 나타낸 단면도,
제3도는 제2의 실시예에 의한 반도체 장치의 회로 구성을 나타낸 블록도,
제4도는 제3의 실시예에 의한 반도체 장치의 회로 구성을 나타낸 블록도.
Claims (15)
- 제1도전형 반도체기판과, 이 기판상에 형성된 P채널 또는 n채널의 MOSFET를 포함하는 주회로와. 상기 기판에 걸리는 바이어스를 상기 주회로의 동작 모드에 따라서 가변하는 수단을 구비 한 것을 특징 으로 하는 반도체 장치.
- 제1도전형 반도체기판과, 이 기판의 표면부에 선택적으로 형성된 제2도전형 웰 영역과, 상기 기판상에 형성된 P채널 또는 n채널의 MOSFET와 상기 웰 영역상에 형성된 n채널 또는 P채널의 MOSFET를 포함하는 주회로와, 상기 기판에 걸리는 바이어스 및 웰영역에 걸리는 바이어스의 적어도 한쪽을 상기 주회로의 동작모드에 따라서 가변하는 수단을 구비한 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 바이어스를 가변하는 수단으로서 상기 기판상에 기판 바이어스 발생회로가 설치되어 있는 것을 특징으로 하는 반도체 장치.
- 제3항에 있어서, 상기 기판 바이어스 발생회로는 상기 기판상에 설치된 입출력 회로에 의하여 제어되는 것을 특징으로 하는 반도체 장치.
- 제3항에 있어서, 상기 기판 바이어스 발생회로는 외부 신호에 의하여 제어되는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 바이어스를 가변하는 수단으로서 상기 주회로의 동작 모드에 따라서 외부로부터 소정의 전압을 인가하는 것을 특징으로 하는 반도체 장치.
- 제1도전형 반도체 기판과. 이 기판상에 형성된 P채널 또는 n채널의 MOSFET를 포함하는 주회로와, 상기 기판에 걸리는 바이어스를 상기 주회로의 동작전압에 따라서 가변하는 수단을 구비 하는 것을 특징으로 하는 반도체 장치.
- 제1도전형 반도체기판과, 이 기판의 표면부에 선택적으로 형성된 제2도전형 웰 영역과, 상기 기판상에 형성된 P채널 또는 n채널의 M0SFET와 상기 웰 영역상에 형성된 n채널 또는 P채널의 M0SFET를 포함하는 주회로와, 상기 기판에 걸리는 바이어스 및 웰 영역에 걸리는 바이어스의 최소한 한쪽을 상기 주회로의 동작 전압에 따라서 가변하는 수단을 구비하는 것을 특징으로 하는 반도체 장치.
- 제7항에 있어서, 상기 바이어스를 가변하는 수단으로서 상기 기판상에 기판 바이어스 발생회로가 설치되어 있는 것을 특징으로 하는 반도체 장치.
- 제9항에 있어서, 상기 기판 바이어스 발생회로는 상기 기판상에 설치된 상기 주회로의 동작 전압의 값을 검지하는 검지회로에 의하여 제어되는 것을 특징으로 하는 반도체 장치.
- 제7항에 있어서, 상기 바이어스를 가변하는 수단으로서 상기 주회로의 동작 모드에 따라서 외부로부터 소정의 전압을 인가하는 것을 특징으로 하는 반도체 장치.
- 제1도전형 반도체 기판과, 이 기판상에 형성된 P채널 또는 n채널의 MOSFET를 포함하고 제1의 전압치로 동작하는 제1의 회로부와 제1의 전압치보다 낮은 제2의 전압치로 동작하는 제2의 회로부를 포함하는 주회로와, 상기 기판에 걸리는 바이어스를 상기 제2의 회로부의 동작모드에 따라서 가변하는 수단을 구비하는 것을 특징으로 하는 반도체 장치.
- 제12항에 있어서, 상기 바이어스를 가변하는 수단으로서 상기 기판상에 기판 바이어스 발생회로가 설치되어 있는 것을 특징으로 하는 반도체 장치.
- 제1도전형 반도체 기판과, 이 기판상에 형성된 P채널 또는 n채널의 MOSFET를 포함하고 제1의 전압치로 동작하는 제1의 회로부와 제1의 전압치보다 낮은 제2의 전압치로 동작하는 제2의 회로부를 포함하는 주회로와, 상기 기판에 걸리는 바이어스률 상기 제2의 회로부의 동작 전압에 따라서 가변하는 수단을 구비하는 것을 특징으로 하는 반도체 장치.
- 제14항에 있어서, 상기 바이어스률 가변하는 수단으로서 상기 기판상에 기판 바이어스 발생회로가 설치되어 있는 것을 특징으로 하는 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14150592 | 1992-06-02 | ||
JP92-141505 | 1992-06-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940001384A true KR940001384A (ko) | 1994-01-11 |
KR0137857B1 KR0137857B1 (ko) | 1998-06-01 |
Family
ID=15293520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930009855A KR0137857B1 (ko) | 1992-06-02 | 1993-06-02 | 반도체 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5592010A (ko) |
EP (1) | EP0573009B1 (ko) |
KR (1) | KR0137857B1 (ko) |
DE (1) | DE69305421T2 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821769A (en) * | 1995-04-21 | 1998-10-13 | Nippon Telegraph And Telephone Corporation | Low voltage CMOS logic circuit with threshold voltage control |
JPH09205153A (ja) * | 1996-01-26 | 1997-08-05 | Toshiba Corp | 基板電位検出回路 |
WO2000045437A1 (fr) | 1999-01-26 | 2000-08-03 | Hitachi, Ltd. | Procede de reglage de polarisation inverse de circuit mos, et circuit integre mos |
JP2005109179A (ja) * | 2003-09-30 | 2005-04-21 | National Institute Of Advanced Industrial & Technology | 高速低消費電力論理装置 |
JP2007122814A (ja) * | 2005-10-28 | 2007-05-17 | Oki Electric Ind Co Ltd | 半導体集積回路及びリーク電流低減方法 |
AU2009273748A1 (en) * | 2008-07-21 | 2010-01-28 | Sato Holdings Corporation | A device having data storage |
JP4563511B2 (ja) * | 2008-10-21 | 2010-10-13 | パナソニック株式会社 | 不揮発性記憶装置 |
US9013088B1 (en) * | 2011-07-07 | 2015-04-21 | Sand 9, Inc. | Field effect control of a microelectromechanical (MEMS) resonator |
US9590587B1 (en) | 2011-07-07 | 2017-03-07 | Analog Devices, Inc. | Compensation of second order temperature dependence of mechanical resonator frequency |
US9214623B1 (en) | 2012-01-18 | 2015-12-15 | Analog Devices, Inc. | Doped piezoelectric resonator |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
UST954006I4 (en) * | 1973-06-29 | 1977-01-04 | International Business Machines | On-chip substrate voltage generator |
US4300061A (en) * | 1979-03-15 | 1981-11-10 | National Semiconductor Corporation | CMOS Voltage regulator circuit |
JPS6238591A (ja) * | 1985-08-14 | 1987-02-19 | Fujitsu Ltd | 相補型の半導体メモリ装置 |
US4883976A (en) * | 1987-12-02 | 1989-11-28 | Xicor, Inc. | Low power dual-mode CMOS bias voltage generator |
JPH0695545B2 (ja) * | 1988-01-07 | 1994-11-24 | 株式会社東芝 | 半導体集積回路 |
US5286985A (en) * | 1988-11-04 | 1994-02-15 | Texas Instruments Incorporated | Interface circuit operable to perform level shifting between a first type of device and a second type of device |
JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
US5220534A (en) * | 1990-07-31 | 1993-06-15 | Texas Instruments, Incorporated | Substrate bias generator system |
-
1993
- 1993-06-02 EP EP93108869A patent/EP0573009B1/en not_active Expired - Lifetime
- 1993-06-02 DE DE69305421T patent/DE69305421T2/de not_active Expired - Fee Related
- 1993-06-02 KR KR1019930009855A patent/KR0137857B1/ko not_active IP Right Cessation
-
1994
- 1994-11-22 US US08/343,359 patent/US5592010A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69305421T2 (de) | 1997-03-20 |
KR0137857B1 (ko) | 1998-06-01 |
EP0573009A1 (en) | 1993-12-08 |
US5592010A (en) | 1997-01-07 |
DE69305421D1 (de) | 1996-11-21 |
EP0573009B1 (en) | 1996-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940001251B1 (ko) | 전압 제어회로 | |
KR840008097A (ko) | 기판 바이어스 전압제어회로 및 방법 | |
KR880012008A (ko) | 전원절환회로 | |
KR970067335A (ko) | 반도체 출력 회로 | |
JPS6455857A (en) | Semiconductor integrated device | |
KR960002354A (ko) | 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법 | |
KR870011696A (ko) | 전원전압강하회로 | |
KR870009542A (ko) | Mosfet의 소오스가 부하에 연결되는 mosfet를 동작시키기 위한 회로배열 | |
KR940001384A (ko) | 반도체 장치 | |
KR910008863A (ko) | 반도체 집적회로 | |
KR910005448A (ko) | 반도체 집적회로 | |
KR890009000A (ko) | 디지탈 집적 회로 | |
KR900011152A (ko) | 전원전압 강하검파 및 초기화회로 재설정 회로 | |
KR940008267A (ko) | 시모스(cmos)버퍼회로 | |
KR880004564A (ko) | 반도체 집적회로 | |
KR970024162A (ko) | 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance) | |
KR960030395A (ko) | 저전압출력회로 및 반도체장치 | |
KR860009551A (ko) | 반도체 집적 회로 장치 | |
KR950022128A (ko) | 트랜지스터 회로 | |
JP2871309B2 (ja) | 電源電圧検知回路 | |
KR940008090A (ko) | 반도체 집적회로장치와 그것을 이용한 메모리장치 | |
KR840006894A (ko) | 다이리스터형 또는 트라이액형 반도체장치의 제어회로 | |
KR950012708A (ko) | 반도체 장치 | |
KR100465968B1 (ko) | 전원전압및온도의존특성을개선한씨모스인버터회로 | |
KR890013795A (ko) | Mos형 집적회로 출력용 과전압 보호회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080128 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |