KR930703704A - 고체 상태 기구용 정전기 방전 전압 보호 회로 - Google Patents

고체 상태 기구용 정전기 방전 전압 보호 회로

Info

Publication number
KR930703704A
KR930703704A KR1019930701940A KR930701940A KR930703704A KR 930703704 A KR930703704 A KR 930703704A KR 1019930701940 A KR1019930701940 A KR 1019930701940A KR 930701940 A KR930701940 A KR 930701940A KR 930703704 A KR930703704 A KR 930703704A
Authority
KR
South Korea
Prior art keywords
solid state
fuse
protection circuit
layer
amorphous silicon
Prior art date
Application number
KR1019930701940A
Other languages
English (en)
Other versions
KR100206047B1 (ko
Inventor
드레스너 요셉
Original Assignee
아르레뜨 다낭제
똥송 에스.아.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아르레뜨 다낭제, 똥송 에스.아. filed Critical 아르레뜨 다낭제
Publication of KR930703704A publication Critical patent/KR930703704A/ko
Application granted granted Critical
Publication of KR100206047B1 publication Critical patent/KR100206047B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

고체 상태 기구용 보호 회로는 다수의 퓨즈 및 고체 상태 기구의 입력 커패시턴스와 병렬로 배치된 스위칭 장치를 포함하고 있다. 상기 퓨즈는 고전압 서지(surges)로부터 상기 기구를 보호하며, 상기 스위칭 장치는 저전압 서지로부터 상기 기구를 보호한다. 상기 퓨즈 및 스위칭 장치는 고체 상태 장치이므로 고체 상태 기구로 제조된다.

Description

고체 상태 기구용 정전기 방전 전압 보호 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 정전기 전압 방전 보호 회로의 양호한 실시예, 제2도는 양호한 실시예의 보호 회로중 하나의 실시예에 있어서의 단면도, 제3도는 단일 고체 상태 스트립(strip)내에 배치된 다수의 양호한 실시예의 보호 장치를 간략하게 나타낸 예.

Claims (23)

  1. 정전기 방전으로부터 고체 상태 기구를 보호하는 보호회로에 있어서, 상기 고체 상태 기구의 입력 커패시턴스와 병렬로 배치된 다수의 고체 상태 퓨즈 장치와, 여기서, 퓨즈 장치는 최소 전압 이상의 정전기 방전으로부터 상기 기구를 보호하며, 상기 최소 전압 이하의 정전기 방전에 의해 생성된 전류로 분로하는 상기 퓨즈와 병렬로 배치된 고체 상태 스위칭 장치를 구비하는 보호 회로.
  2. 제1항에 있어서, 상기 입력 커패시턴스와 결합되며 입력 커패시턴스와 저하 소자의 RC 시정수가 상기 퓨즈 장치 및 스위칭 장치의 스위칭 시간 보다 더 높은 값을 갖는 저항 소자를 또한 구비하는 보호 회로.
  3. 제2항에 있어서, 상기 휴즈 장치는 비정질 실리콘 장치인 보호 회로.
  4. 제3항에 있어서, 상기 고체 상태의 스위칭 장치는 비정질 실리콘 박막 트랜지스터인 보호 회로.
  5. 제4항에 있어서, 상기 박막 트랜지터는 프롤팅 게이트를 갖는 보호회로.
  6. 제5항에 있어서, 상기 고체 상태 기구는 액정 디스플레이 장치인 보호회로.
  7. 제3항에 있어서, 상기 퓨즈는 단일 고체 상태 스트립(strip)에 배치된 보호 회로.
  8. 제7항에 있어서, 상기 고체 상태의 스위칭 장치는 비정질 실리콘 박막 트랜지스터인 보호 회로.
  9. 제8항에 있어서, 상기 고체 상태의 기구는 액정 디스플레이 장치인 보호회로.
  10. 제1항에 있어서, 상기 퓨즈는 단일 고체 상태 스트립에 배치된 보호회로.
  11. 제10항에 있어서, 상기 퓨즈 장치는 비정질 실리콘 장치인 보호 회로.
  12. 제11항에 있어서, 상기 고체 상태의 스위칭 장치는 비정질 실리콘 박막 트랜지스터인 보호 회로.
  13. 제12항에 있어서, 상기 고체 상태 기구는 액정 디스플레이 장치인 보호회로.
  14. 고체 상태 퓨즈 장치에 있어서, 절연기판과, 상기 절연기판의 한면에 겹쳐진 Si3N4의 제1층과, 상기 제1층과 겹쳐진 미도핑된 반도체 물질의 제2층과, 상기 제2층과 겹쳐진 도핑된 반체 물질이 제3층과, 상기 제3층에 겹쳐진 전도 전극과, 상기 전도 전극 및 상기 제3층을 통해 연장되며, 상기 제2층을 통해 부분적으로 연장되는 길이 L을 갖는 채널을 구비하며, 여기서, 채널 하부는 제1층의 거리 d 내에 놓여 있으며, 상기 제3층 및 상기 채널에 겹쳐지는 Si3N4의 제4층을 구비하는 고체 상태 퓨즈 장치.
  15. 제14항에 있어서, 단일 고체 상태 스트립에 배치된 다수의 고체 상태 퓨즈 장치.
  16. 제15항에 있어서, 상기 길이(L)는 상기 퓨즈 장치가 최소 전압 이상의 정전기 방전에 대하여 보호되도록 선택된 고체 상태 퓨즈 장치.
  17. 제14항에 있어서, 플로팅 게이트를 갖는 박막 트랜지스터와 병렬로 제14항에 따라 다수의 퓨즈 장치를 구비하는 보호 회로에 있어서, 상기 퓨즈 장치 및 상기 박막 트랜지스터는 상기 보호회로에 의해 보호되는 기구의 입력 커패시턴스와 병렬로 되어 있는 보호 회로.
  18. 제17항에 있어서, 상기 퓨즈 장치는 단일 고체 상태 스트립에 배치되는 보호 회로.
  19. 제18항에 있어서, 상기 길이(L)는 상기 퓨즈 장치가 최소 전압 이상의 정전기 방전에 대하여 보호되도록 선택된 보호 회로.
  20. 제19항에 있어서, 상기 박막 트랜지스터는 상기 최소 전압 이하의 정전기 방전에 대하여 보호되는 보호 장치.
  21. 제14항에 있어서, 상기 반도체 물질은 비정질 실리콘인 고체 상태 퓨즈장치.
  22. 제17항에 있어서, 상기 반도체 물질은 비정질 실리콘인 보호 회로.
  23. 제20항에 있어서, 상기 반도체 물질은 비정질 실리콘인 보호 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930701940A 1991-10-25 1991-10-25 고체상태 기구용 정전기 방전 전압 보호 회로 KR100206047B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/FR1991/000846 WO1993008602A1 (fr) 1991-10-25 1991-10-25 Circuit de protection d'un instrument a semi-conducteurs contre la tension produite par les decharges d'electricite statique

Publications (2)

Publication Number Publication Date
KR930703704A true KR930703704A (ko) 1993-11-30
KR100206047B1 KR100206047B1 (ko) 1999-07-01

Family

ID=9409048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930701940A KR100206047B1 (ko) 1991-10-25 1991-10-25 고체상태 기구용 정전기 방전 전압 보호 회로

Country Status (4)

Country Link
EP (1) EP0564467B1 (ko)
KR (1) KR100206047B1 (ko)
DE (1) DE69125183T2 (ko)
WO (1) WO1993008602A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
KR100294019B1 (ko) * 1998-05-18 2001-07-12 윤종용 반도체칩의정전기보호용트랜지스터
DE102005003139A1 (de) * 2005-01-21 2006-07-27 Infineon Technologies Ag ESD-geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3619725A (en) * 1970-04-08 1971-11-09 Rca Corp Electrical fuse link
DE3138324A1 (de) * 1981-09-25 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Integrierter halbleiterschaltkreis
JPS59134863A (ja) * 1982-12-28 1984-08-02 Fujitsu Ltd 静電破壊防止回路
US4714949A (en) * 1984-09-28 1987-12-22 Texas Instruments Incorporated Electrostatic discharge protection using thin nickel fuse
GB8623176D0 (en) * 1986-09-26 1987-01-14 Raychem Ltd Circuit protection device
JPH02137828A (ja) * 1988-11-18 1990-05-28 Seiko Instr Inc 電気光学装置の入力保護装置
JPH02137366A (ja) * 1988-11-18 1990-05-25 Nec Corp ダイオード型アクティブマトリクス基板

Also Published As

Publication number Publication date
WO1993008602A1 (fr) 1993-04-29
EP0564467B1 (fr) 1997-03-12
KR100206047B1 (ko) 1999-07-01
DE69125183D1 (de) 1997-04-17
EP0564467A1 (en) 1993-10-13
DE69125183T2 (de) 1997-06-19

Similar Documents

Publication Publication Date Title
KR960005986A (ko) 반도체 집적회로장치
US4803536A (en) Electrostatic discharge protection network for large area transducer arrays
KR890008923A (ko) 집적회로 보호장치
KR910010710A (ko) 박막 트랜지스터 회로
KR970053789A (ko) 반도체 장치의 보호 소자
KR950007572B1 (ko) Esd 보호장치
KR100592406B1 (ko) 액정 표시 장치의 입출력 보호 회로
KR101006098B1 (ko) 정전기 방전 회로
KR930703704A (ko) 고체 상태 기구용 정전기 방전 전압 보호 회로
KR930003544A (ko) 과전압 보호 반도체 스위치
KR950012714A (ko) 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호장치
US4845536A (en) Transistor structure
KR900005446A (ko) 반도체 디바이스
KR970030780A (ko) 반도체 집적 회로 장치
KR920005357B1 (ko) 입력보호회로
KR100194669B1 (ko) 입력 보호 회로 및 보호 소자
JP2525753B2 (ja) 半導体接合容量素子
JPS59167046A (ja) 半導体集積回路
KR950020965A (ko) 반도체 장치
GB2277197A (en) Voltage protection arrangement
KR960009209A (ko) 반도체 집적회로
KR100504202B1 (ko) Ｅｓｄ 보호소자의 레이아웃
GB2183908A (en) Protective network
JP3185364B2 (ja) 半導体装置
JPS6110989B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090326

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee