DE102005003139A1 - ESD-geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents
ESD-geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE102005003139A1 DE102005003139A1 DE102005003139A DE102005003139A DE102005003139A1 DE 102005003139 A1 DE102005003139 A1 DE 102005003139A1 DE 102005003139 A DE102005003139 A DE 102005003139A DE 102005003139 A DE102005003139 A DE 102005003139A DE 102005003139 A1 DE102005003139 A1 DE 102005003139A1
- Authority
- DE
- Germany
- Prior art keywords
- extension
- distance
- interconnect
- component according
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Der Erfindung, die ein ESD-geschütztes Halbleiterbauelement mit mindestens einem Halbleiterchip und einem Substrat und Verfahren zu dessen Herstellung betrifft, das eine Leiterstruktur mit metallischen Leitbahnen zur Verbindung des Halbleiterchips mit einer Schaltungsanordnung außerhalb des Halbleiterbauelementes aufweist, wobei die Leiterstruktur mindestens eine erste und eine zweite Leitbahn enthält, die durch einen zwischen der ersten und der zweiten Leitbahn liegenden Isolator aus dielektrischem Material voneinander elektrisch isoliert sind, liegt die Aufgabe zugrunde, ein ESD-geschütztes Halbleiterbauelement anzugeben, bei dem mit geringem Herstellungsaufwand und ohne zusätzlichen Materialaufwand ein wirksamer ESD-Schutz erreicht werden kann. Dies wird dadurch gelöst, dass mindestens eine der beiden Leitbahnen eine Erweiterung in Richtung zu der jeweils anderen Leitbahn aufweist, die sich der jeweils anderen Leitbahn bis auf einen Abstand nähert, der so bemessen ist, dass die Spannungsfestigkeit des Isolators im Bereich der Erweiterung kleiner ist als die Höhe des elektrostatischen Potentials.
Description
- Die Erfindung betrifft ein ESD-geschütztes Halbleiterbauelement mit mindestens einem Halbleiterchip und einem Substrat, das eine Leiterstruktur mit metallischen Leitbahnen zur Verbindung des Halbleiterchips mit einer Schaltungsanordnung außerhalb des Halbleiterbauelementes aufweist. Dabei enthält die Leiterstruktur mindestens eine erste und eine zweite Leitbahn, die durch einen zwischen der ersten und der zweiten Leitbahn liegenden Isolator aus dielektrischem Material voneinander elektrisch isoliert sind. Weiterhin weist das Halbleiterbauelement Mittel zur Ableitung eines elektrostatischen Potentials von der ersten zu der zweiten Leitbahn auf.
- Die Erfindung betrifft auch ein erstes Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem die Leiterstruktur mittels einer Maske auf der Substratoberfläche abgebildet wird und entsprechend der Maskenabbildung die Leiterstruktur aufgebracht wird.
- Die Erfindung betrifft auch ein zweites Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem auf einer ersten dielektrischen Schicht in einer ersten Ebene über einen ersten Maskierungsprozess ein erster Teil der Leiterstruktur, der die erste Leitbahn enthält, aufgebracht wird, eine den Isolator bildende zweite dielektrische Schicht über der ersten Leiterstruktur abgeschieden wird, und auf die Oberfläche der zweiten dielektrischen Schicht in einer zweiten Ebene über einen zweiten Maskierungsprozess ein zweiter Teil der Leiterstruktur, der die zweite Leitbahn enthält, aufgebracht wird.
- Halbleiter sind grundsätzlich gegen elektrostatische Entladungen (electro static discharge = ESD) zu schützen. Diese ESD führen regelmäßig zur Zerstörung der Halbleiterstrukturen und mithin zu einer Funktionsbeeinträchtigung oder zu einem Funktionsausfall von Halbleiterschaltkreisen.
- Bekannt ist es, so genannte ESD-Schutzschaltungen einzusetzen, die zusammen mit der übrigen Schaltungsanordnung auf einem Halbleiterchip integriert werden. Diese ESD-Schutzschaltungen bestehen aus parasitären Widerständen, Entladungsdioden, Entladungstransistoren oder Kombinationen von diesen Bauelementen.
- Bei der Entwicklung neuer Technologien ist man bestrebt, immer kleinere Strukturbreiten zu erreichen, was auch dazu führt, dass immer dünnere Gateoxide bei den Transistoren eines Halbleiterbauelementes eingesetzt werden, die es immer schwerer werden lassen, entsprechende wirksame ESD-Schutzschaltungen oder andere Maßnahmen zu realisieren.
- Üblicherweise sind Chips in Halbleiterbauelementen verpackt. Dazu werden sie auf ein Substrat montiert und mit Leitbahnen dieses Substrates elektrisch leitend verbunden. Dies geschieht üblicher Weise über Drahtbrücken. Dazu weisen die Leitbahnen Bondpads auf, die der Verbindung der Drahtbrücke auf der Substratseite dienen. Der Halbleiterchip selbst weist entsprechende Bondpads auf, die auf der Chipseite mit der Drahtbrücke verbunden werden.
- Die Substrate und die Leiterstrukturen selbst können unterschiedliche Konfigurationen aufweisen. So sind beispielsweise FBGA-Bauelemente bekannt (FBGA = Fine Ball Grid Array), bei denen auf einem Substrat eine Leiterstruktur hergestellt ist, die an der vom Chip abgewandten Unterseite des Substrats mit Ballpads versehen ist. Auf diesen Ballpads sind sodann Lotkugeln angeordnet, die der äußeren Verbindung des Halbleiterbauelementes mit anderen Schaltungsanordnungen dienen.
- Der Chip selbst ist bei FBGA-Halbleiterbauelementen auf der Chipseite des Substrates montiert. Hierbei kann der Chip auch Bestandteil eines Chipstapels sein, wenn beispielsweise mehrere Halbleiterchips angeordnet sind, die ihrerseits untereinander oder mit der Leiterstruktur des Substrates verbunden sind.
- Eine andere Ausgestaltung von Bauelementen stellen so genannte Leadframes dar. Diese Leadframes weisen eine Montagestelle für die Chips auf, auf die die Chips zumeist mit ihrer inaktiven Seite montiert werden. Sodann werden Drahtbrücken zu den Beinen des Leadframes gezogen.
- In jedem Falle verleiht eine Verkapselung der Bauelemente durch Gehäuseteile, beispielsweise über einen Verguss der Halbleiterbauelemente durch ein Gussmaterial, eine hinreichende Festigkeit.
- In der
US 5,955,762 ist ein Halbleiterbauelement beschrieben, welches eine Schutzschicht vorsieht, die den Halbleiterchips vor einer Zerstörung durch ESD schützt. Dabei ist diese Schutzschicht substratseitig zwischen zwei Leitern angeordnet. Diese Schutzschicht besteht aus einem speziellen Material, was üblicherweise dielektrische Eigenschaften zeigt und beim Auftreten höherer Spannungen leitend wird. Dadurch wird es möglich, über diese Schutzschicht elektrostatische Entladungen abzuleiten. - Das US-Patent 5,970,321 beschreibt ein entsprechendes Herstellungsverfahren für ein solches Halbleiterbauelement.
- Nachteilig bei diesem Verfahren und dieser Anordnung ist es, dass zum einen eine besondere Schutzschicht vorzusehen ist, die in aller Regel einen oder mehrere zusätzliche Verfahrensschritte erfordern dürfte. Darüber hinaus sind die Ent wicklung und der Einsatz eines speziellen Materials erforderlich, was den Aufwand für einen derartigen ESD-Schutz stark erhöht.
- Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein ESD-geschütztes Halbleiterbauelement anzugeben, bei dem mit geringem Herstellungsaufwand und ohne zusätzlichen Materialaufwand ein wirksamer ESD-Schutz auf der Substratseite erreicht werden kann.
- Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, dass mindestens eine der beiden Leitbahnen eine Erweiterung in Richtung der jeweils anderen Leitbahn aufweist. Die Erweiterung nähert sich der jeweils anderen Leitbahn bis zu einem Abstand, der so bemessen ist, dass die Spannungsfestigkeit des Isolators im Bereich der Erweiterung kleiner ist, als die Höhe des elektrostatischen Potentials.
- Die Spannungsfestigkeit ist zum einen abhängig von der Materialkonstante des dielektrischen Materials, zum anderen auch von der Breite des Abstandes zwischen zwei Leitbahnen. Wenn nunmehr der Abstand bewusst gering gehalten wird, so kann die Spannungsfestigkeit bewusst herab gesenkt werden, so dass es beim Auftreten von ESD zu Spannungsüberschlägen und damit zu einem Abbau der elektrostatischen Spannung zwischen den beiden Leitbahnen kommt.
- In einer günstigen Ausgestaltung der Erfindung ist vorgesehen, dass beide Leitbahnen jeweils eine Erweiterung aufweisen und dass der Abstand zwischen den beiden Erweiterungen eingestellt ist.
- Durch diese Maßnahme wird es möglich, eventuelle kapazitive Belastungen, die diese Erweiterungen für die Leitbahnen mit sich bringen können, gleichmäßig zu verteilen.
- Das erfindungsgemäße Halbleiterbauelement ist dadurch weitergebildet, dass die Erweiterung an einer Kontaktfläche, die Bestandteil der Leitbahn ist, angeordnet ist. Derartige Kontaktflächen sind Bondpads oder Ballpads, die ohnehin schon von sich aus eine Erweiterung darstellen. Wenn nunmehr bewusst diese Erweiterung ausgenutzt wird, um einen geringen Abstand zu einer benachbarten Leiterbahn herzustellen, so kann der ESD-Schutz ohne weiteren zusätzlichen Aufwand realisiert werden.
- Wie oben bereits gemerkt, ist die Spannungsfestigkeit abhängig von der Größe des Abstandes. Zweckmäßigerweise sollte der Abstand 1 bis 10 μm betragen. Weiterhin ist es günstig, dass der Abstand 2 bis 5 μm beträgt. Besonders bevorzugt ist ein Abstand in der Größenordnung von 3 μm. Mit einem Abstand von 3 μm kann in aller Regel eine Spannungsfestigkeit von 3 kV erreicht werden, was üblicherweise ausreichend ist, um einen Durchschlag der Gateoxide auf den Halbleiterchip zu verhindern.
- In einer weiteren zweckmäßigen Ausgestaltung der Erfindung ist vorgesehen, dass die Breite der Erweiterung, über die der Abstand eingestellt ist, höchstens 1/100 der Länge der Leitbahn, die die Erweiterung aufweist, beträgt. Durch dieses Merkmal wird es möglich, dass der Einfluss von parasitären Widerständen oder parasitären Kapazitäten, die durch die Erweiterungen hergestellt werden, vernachlässigbar gering gestaltet wird. Es geht ja letztendlich nur darum, eine Stelle zu schaffen, an der sich die durch die elektrostatische Spannung bewirkte Hochspannung zwischen zwei Punkten entladen kann. Dementsprechend kann die Erweiterung in ihrem Bereich, in dem der geringe Abstand eingestellt ist, sogar eine Spitzenform aufweisen. Selbst eine Spitzenform ist geeignet, eine Entladung durch das dielektrische Material im Bereich des Abstandes zu realisieren.
- In einer weiteren Ausgestaltung der Erfindung ist vorgesehen, dass die Leitbahnen in einer Ebene liegen und die Erweiterung als eine in dieser Ebene liegende Nase ausgebildet ist. Bei dieser Ausgestaltung handelt es sich um eine flache Struktur innerhalb einer Leiterstruktur, die in einer Ebene ausgebildet ist. Dabei werden eventuell auftretende ESD im Bereich der Nase auf die jeweils andere Leitbahn abgeleitet.
- In einer alternativen Ausführungsform hierzu ist vorgesehen, dass die Leitbahnen in zwei Ebenen angeordnet sind und die Erweiterung als eine von einer Ebene in Richtung zur anderen Ebene reichenden Nase ausgebildet ist. Hierbei wird die Nase zu der darunter liegenden Leitbahn den Abstand einnehmen, der erforderlich ist, um gegebenenfalls eine ESD-Ableitung gezielt vornehmen zu können.
- Verfahrensseitig wird die Erfindung für eine Gestaltung der Anordnung in einer Ebene dadurch gelöst, dass eine Maske eingesetzt wird, in der die Erweiterung mit eingearbeitet ist. Die Erweiterung wird damit zusammen mit der Leiterstruktur erzeugt.
- Eine verfahrensseitige Lösung der erfindungsgemäßen Aufgabenstellung bei Halbleiterbauelementen mit einer Leiterstruktur in mindestens zwei Ebenen erfolgt dadurch, dass vor dem Aufbringen der zweiten Leiterstruktur über der ersten Leitbahn eine Vertiefung eingebracht wird, die anschließend mit dem Aufbringen der zweiten Leiterstruktur mit Metall gefüllt wird. Es wird somit sozusagen ein Loch gebohrt, welches mit Metall gefüllt wird. Dieses mit Metall gefüllte Loch stellt die Erweiterung der zweiten Leitbahn dar. Damit wird der Abstand zwischen der Erweiterung und der anderen Leitbahn in vertikaler Richtung realisiert.
- Eine Ausgestaltung der Realisierung der Vertiefung besteht darin, dass die Vertiefung bis auf die Oberfläche der ersten Leitbahn eingebracht und anschließend mit einem dielektrischen Material bis zu einer Höhe, die dem Abstand entspricht, gefüllt wird. Diese Füllung erfolgt, bevor das Metall der zweiten Leiterstruktur eingebracht wird. Damit stellt dieses dielektrische Material, welches in einer günstigen Ausgestaltung Photoresist darstellt, den Abstand ein.
- In einer anderen Ausgestaltung des erfindungsgemäßen Verfahrens ist vorgesehen, dass die Vertiefung in die Tiefe der zweiten dielektrischen Schicht durch einen Ätzprozess bis auf den Abstand eingebracht wird. Dieser Abstand wird dadurch eingestellt, dass der Ätzprozess bei Erreichen der Abstandsbreite gestoppt wird. Somit wird sozusagen eine „Druckbohrung" hergestellt, die anschließend mit Metall gefüllt wird, so dass die Erweiterung von der zweiten Leitbahn in Richtung zu der ersten Leitbahn durch die zweie dielektrische Schicht reicht und ebenfalls wieder vertikal angeordnet ist.
- Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen näher erläutert werden.
- In den zugehörigen Zeichnungen zeigt
-
1 eine Draufsicht auf ein erfindungsgemäßes Halbleiterbauelement (unverkapselt) mit einem Package-Substrat nach dem Stand der Technik, -
2 eine Draufsicht auf ein erfindungsgemäßes Halbleiterbauelement (unverkapselt) mit einem Leadframe nach dem Stand der Technik, -
3 eine Draufsicht auf eine erfindungsgemäße Leiterstruktur mit einem ersten und einem zweiten Leiter und -
4 einen Querschnitt durch eine erfindungsgemäße Leiterstruktur in zwei Ebenen. - Wie in
1 und2 dargestellt, weist ein Halbleiterbauelement1 ein Halbleiterchip2 und ein Substrat3 auf. Das Substrat3 ist mit einer Leiterstruktur4 versehen. Die Leiterstruktur ihrerseits enthält metallische Leitbahnen5 . - Die metallischen Leitbahnen
5 dienen der Verbindung des Halbleiterchips2 mit einer nicht näher dargestellten Schaltungsanordnung außerhalb des Halbleiterbauelementes1 . Hierzu sind die metallischen Leitbahnen5 mit Bondpads6 versehen. Der Halbleiterchip2 weist seinerseits Bondpads7 auf. Somit kann eine Drahtbrücke8 zwischen dem Bondpad7 und dem Bondpad8 hergestellt werden, wodurch der Halbleiterchip nach außen kontaktiert werden kann. - In
1 ist die Möglichkeit gezeigt, wie ein Chippackage auf dem Halbleitersubstrat montiert werden kann. So besteht nämlich die Möglichkeit, auf dem Halbleiterchip2 noch weitere Chips aufzubringen und damit ein Chippackage herzustellen. Diese weiteren Halbleiterchips wären dann ihrerseits entweder mit dem Halbleiterbauelement2 oder mit der Leiterstruktur4 verbunden. - Wie in
1 dargestellt, enden die metallischen Leitbahnen5 in Ballpads. Auf diese Ballpads können Lotkugeln aufgebracht werden, die sodann der weiteren Verbindung mit einer nicht näher dargestellten äußeren Beschaltung dienen können. - Die Leiterstruktur
4 gemäß1 kann auch in mehreren Ebenen hergestellt werden, wie dies ausschnittsweise in4 gezeigt ist. - Wie in
2 dargestellt, bestehen die metallischen Leitbahnen5 aus Pins, die ihrerseits durch Löten oder durch Stecken mit einer nicht näher dargestellten Faltungsanordnung verbunden werden können. - Gemäß
3 ist eine erste metallische Leitbahn9 zu einer zweiten metallischen Leitbahn10 benachbart. Zwischen beiden metallischen Leitbahnen ist ein Isolator11 angeordnet, der aus einem dielektrischen Material gefertigt ist. - In diesem Falle liegen die beiden metallischen Leitbahnen
9 und10 in einer Ebene. Bei der ersten metallischen Leitbahn ist eine Erweiterung12 in Form einer Nase vorgesehen, die bis auf einen Abstand13 an die zweite metallische Leitbahn heranreicht. Die Breite14 der Erweiterung12 ist in diesem Falle genauso groß, wie die Breite der ersten metallischen Leitbahn9 . - Der Abstand
13 ist in diesem Beispiel auf 3 μm eingestellt, um somit zusammen mit der Dielektrizitätskonstante des Isolators11 eine definierte Spannungsfestigkeit bis zu 3 kV zu gewährleisten. Oberhalb dieser Spannung findet sodann ein Potentialausgleich zwischen der ersten Leitbahn9 und der zweiten Leitbahn10 statt. Hierzu ist zweckmäßigerweise die erste Leitbahn9 mit Groundpotential verbunden. - In
4 dargestellt ist die erste Leitbahn9 in einer ersten Ebene14 angeordnet. Auf der ersten Leitbahn9 ist der Isolator11 in Form einer dielektrischen Schicht aufgebracht. - Auf dem Isolator
11 wird sodann in einer zweiten Ebene16 die zweite metallische Leitbahn10 abgeschieden. Vorher wird zur Erzielung einer Vertiefung17 , die die Erweiterung12 darstellt, durch einen Ätzvorgang eingebracht, der gestoppt wird, wenn der Abstand13 zu der ersten metallischen Leitbahn9 eingestellt ist. Sodann wird die zweite metallische Leitbahn10 als Metallschicht abgeschieden. Auch in diesem Falle ist zweckmäßigerweise die zweite metallische Leitbahn mit Groundpotential verbunden, so dass eventuell auftretende elektrostatische Hochspannungen zwischen der ersten Leitbahn9 und der zweiten Leitbahn10 abgeleitet werden können, was eine Zerstörung des Halbleiterbauelementes, welches über die Bondpads6 mit der ersten und zweiten metallischen Leitbahn verbunden ist, vermieden wird. -
- 1
- Halbleiterbauelement
- 2
- Halbleiterchip
- 3
- Substrat
- 4
- Leiterstruktur
- 5
- metallische Leitbahn
- 6
- Bondpad
- 7
- Bondpad
- 8
- Drahtbrücke
- 9
- erste metallische Leitbahn
- 10
- zweite metallische Leitbahn
- 11
- Isolator
- 12
- Erweiterung
- 13
- Abstand
- 14
- Breite der Erweiterung
- 15
- erste Ebene
- 16
- zweite Ebene
- 17
- Vertiefung
Claims (14)
- ESD-geschütztes Halbleiterbauelement mit mindestens einem Halbleiterchip und einem Substrat, das eine Leiterstruktur mit metallischen Leitbahnen zur Verbindung des Halbleiterchips mit einer Schaltungsanordnung außerhalb des Halbleiterbauelementes aufweist, wobei die Leiterstruktur mindestens eine erste und eine zweite Leitbahn enthält, die durch einen zwischen der ersten und der zweiten Leitbahn liegenden Isolator aus dielektrischem Material voneinander elektrisch isoliert sind, und mit Mitteln zur Ableitung eines elektrostatischen Potentiales von der ersten zu der zweiten Leitbahn, dadurch gekennzeichnet, dass mindestens eine der beiden Leitbahnen (
9 ;10 ) eine Erweiterung (12 ) in Richtung zu der jeweils anderen Leitbahn (10 ;9 ) aufweist, die sich der jeweils anderen Leitbahn (10 ;9 ) bis auf einen Abstand (13 ) nähert, der so bemessen ist, dass die Spannungsfestigkeit des Isolators (11 ) im Bereich der Erweiterung (12 ) kleiner ist als die Höhe des elektrostatischen Potentiales. - Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass beide Leitbahnen (
9 ;10 ) jeweils eine Erweiterung (12 ) aufweisen und dass der Abstand (13 ) zwischen den beiden Erweiterungen (12 ) eingestellt ist. - Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Erweiterung (
12 ) an einer Kontaktfläche (7 ), die Bestandteil der Leitbahn (9 ;10 ) ist, angeordnet ist. - Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Abstand (
13 ) 1 bis 10 μm beträgt. - Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass der Abstand (
13 ) 2 bis 5 μm beträgt. - Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, dass der Abstand (
13 ) 3 μm beträgt. - Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Breite (
14 ) der Erweiterung (12 ), über die der Abstand (13 ) eingestellt ist, höchstens 1/100 Länge der Leitbahn (9 ;10 ), die die Erweiterung (12 ) aufweist, beträgt. - Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Leitbahnen (
9 ;10 ) in einer Ebene liegen und die Erweiterung (12 ) als eine in dieser Ebene liegende Nase ausgebildet ist. - Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Leitbahnen (
9 ;10 ) in zwei Ebenen (15 ;16 ) angeordnet sind und die Erweiterung (12 ) als eine von einer Ebene (16 ) in Richtung zur anderen Ebene (15 ) reichende Nase ausgebildet ist. - Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 8, bei dem die Leiterstruktur mittels einer Maske auf der Substratoberfläche abgebildet wird und entsprechend der Maskenabbildung die Leiterstruktur aufgebracht wird, dadurch gekennzeichnet, dass eine Maske eingesetzt wird, in der die Erweiterung (
12 ) mit eingearbeitet ist und die Erweiterung (12 ) zusammen mit der Leiterstruktur (4 ) erzeugt wird. - Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 9 bei dem auf einer ersten dielektrischen Schicht in einer ersten Ebene über einen ersten Maskierungsprozess ein erster Teil der Leiterstruktur, der die erste Leitbahn enthält, aufgebracht wird, dass eine den Isolator bildende zweite dielektrische Schicht über der ersten Leiterstruktur abgeschieden wird, dass auf die Oberfläche der zweiten dielektrischen Schicht in einer zweiten Ebene über einen zweiten Maskierungsprozess ein zweiter Teil der Leiterstruktur, der die zweite Leitbahn enthält, aufgebracht wird, dadurch gekennzeichnet, dass vor dem Aufbringen des zweiten Teiles der Leiterstruktur (
4 ) über der ersten Leitbahn (9 ) eine Vertiefung (17 ) eingebracht wird, die anschließend mit dem Aufbringen des zweiten Teiles der Leiterstruktur (10 ) mit Metall gefüllt wird. - Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Vertiefung (
17 ) bis auf die Oberfläche der ersten Leitbahn (9 ) eingebracht und anschließend mit einem dielektrischen Material bis zu einer Höhe, die dem Abstand (13 ) entspricht, gefüllt wird, bevor das Metall der zweiten Leiterstruktur (10 ) eingebracht wird. - Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die Vertiefung (
17 ) mit Photoresist teilweise gefüllt wird. - Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Vertiefung (
17 ) in die Tiefe der zweiten dielektrischen Schicht durch einen Ätzprozess bis auf den Abstand (13 ) eingebracht wird, indem der Ätzprozess gestoppt wird, wenn der Abstand (13 ) erreicht ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005003139A DE102005003139A1 (de) | 2005-01-21 | 2005-01-21 | ESD-geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005003139A DE102005003139A1 (de) | 2005-01-21 | 2005-01-21 | ESD-geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102005003139A1 true DE102005003139A1 (de) | 2006-07-27 |
Family
ID=36650551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005003139A Ceased DE102005003139A1 (de) | 2005-01-21 | 2005-01-21 | ESD-geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005003139A1 (de) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3322679A1 (de) * | 1983-06-23 | 1985-01-03 | Siemens AG, 1000 Berlin und 8000 München | In einer traegeroberflaechenschicht hergestellte zuleitung zu einem ueberspannungsempfindlichen bauelement |
DE69125183T2 (de) * | 1991-10-25 | 1997-06-19 | Thomson Sa | SCHUTZSCHALTUNG FüR EIN HALBLEITERAPPARAT GEGEN DIE SPANNUNG ELECTROSTATISCHER ENTLADUNGEN |
US5913137A (en) * | 1993-07-07 | 1999-06-15 | Actel Corporation | Process ESD protection devices for use with antifuses |
US5970321A (en) * | 1996-01-31 | 1999-10-19 | Lsi Logic Corporation | Method of fabricating a microelectronic package having polymer ESD protection |
US20010036750A1 (en) * | 2000-04-27 | 2001-11-01 | International Business Machines Corporation | Dual damascene anti-fuse with via before wire |
US20030038345A1 (en) * | 2001-08-24 | 2003-02-27 | Inpaq Technology Co., Ltd. | IC package substrate with over voltage protection function |
-
2005
- 2005-01-21 DE DE102005003139A patent/DE102005003139A1/de not_active Ceased
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3322679A1 (de) * | 1983-06-23 | 1985-01-03 | Siemens AG, 1000 Berlin und 8000 München | In einer traegeroberflaechenschicht hergestellte zuleitung zu einem ueberspannungsempfindlichen bauelement |
DE69125183T2 (de) * | 1991-10-25 | 1997-06-19 | Thomson Sa | SCHUTZSCHALTUNG FüR EIN HALBLEITERAPPARAT GEGEN DIE SPANNUNG ELECTROSTATISCHER ENTLADUNGEN |
US5913137A (en) * | 1993-07-07 | 1999-06-15 | Actel Corporation | Process ESD protection devices for use with antifuses |
US5970321A (en) * | 1996-01-31 | 1999-10-19 | Lsi Logic Corporation | Method of fabricating a microelectronic package having polymer ESD protection |
US20010036750A1 (en) * | 2000-04-27 | 2001-11-01 | International Business Machines Corporation | Dual damascene anti-fuse with via before wire |
US20030038345A1 (en) * | 2001-08-24 | 2003-02-27 | Inpaq Technology Co., Ltd. | IC package substrate with over voltage protection function |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10019839B4 (de) | Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit | |
DE102005014665A1 (de) | Substrat zur Herstellung einer Lötverbindung mit einem zweiten Substrat | |
DE102006046182B4 (de) | Halbleiterelement mit einer Stützstruktur sowie Herstellungsverfahren | |
DE69004581T2 (de) | Plastikumhüllte Hybrid-Halbleiteranordnung. | |
DE102014113519A1 (de) | Elektronisches Bauteil, Anordnung und Verfahren | |
DE102005053689A1 (de) | ESD-Schutzvorrichtung für ein elektrisches Bauelement | |
DE19652395A1 (de) | Integrierte Schaltkreisanordnung | |
DE102004047306B4 (de) | Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten | |
DE19707769A1 (de) | Einrichtung zum Schutz von elektrischen Schaltungen, insbesondere der Automobiltechnik, vor elektrostatischen Entladungen | |
DE102017103476B4 (de) | Gehäuseanordnung in Source-Schaltung | |
WO2004015773A2 (de) | Halbleiterwafer mit elektrisch verbundenen kontakt- und prüfflächen | |
DE102016200598A1 (de) | Oberflächenmontierbare Vorrichtung zum Schutz einer elektrischen Schaltung | |
WO2022263543A1 (de) | Leiterplattenanordnung | |
DE102005003139A1 (de) | ESD-geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE10229493B4 (de) | Integrierte Halbleiterstruktur | |
DE3887873T2 (de) | Phantom-esd-schutzschaltung mit e-feldverdichtung. | |
DE10261410B4 (de) | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung | |
DE10139985B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
EP2260511A1 (de) | Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung | |
WO2021069459A1 (de) | Kontaktieranordnung für ein elektronisches bauteil und verfahren zur herstellung eines elektronischen bauteils | |
DE112015005933T5 (de) | Elektronische Steuervorrichtung | |
DE102004023462B4 (de) | Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen | |
DE10219353B4 (de) | Halbleiterbauelement mit zwei Halbleiterchips | |
DE19962628A1 (de) | Halbleiterbautelement | |
DE10343083B4 (de) | Transistor-Halbleiterbauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |