KR930024285A - 부호처리 기능을 가진 누산기 - Google Patents

부호처리 기능을 가진 누산기 Download PDF

Info

Publication number
KR930024285A
KR930024285A KR1019920007696A KR920007696A KR930024285A KR 930024285 A KR930024285 A KR 930024285A KR 1019920007696 A KR1019920007696 A KR 1019920007696A KR 920007696 A KR920007696 A KR 920007696A KR 930024285 A KR930024285 A KR 930024285A
Authority
KR
South Korea
Prior art keywords
data
accumulator
output data
bit
signal
Prior art date
Application number
KR1019920007696A
Other languages
English (en)
Other versions
KR940007925B1 (ko
Inventor
서동원
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920007696A priority Critical patent/KR940007925B1/ko
Publication of KR930024285A publication Critical patent/KR930024285A/ko
Application granted granted Critical
Publication of KR940007925B1 publication Critical patent/KR940007925B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
    • G06F7/42—Adding; Subtracting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)

Abstract

이 발명은 디지탈 신호처리 분야에 사용되는 누산기에 관한 것으로서, 익스클루시브 오아게이트, 제1,2가산기, 비트크기 확대기, 저장수단과 멀티플렉서로 구성되어 수 비트의 2의 보수형태 데이타를 부호처리하여 연속적으로 연산할 수 있는 부호처리 기능을 가진 누산기에 관한 것이다.

Description

부호처리 기능을 가진 누산기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명에 따른 부호처리 기능을 가진 누산기의 일 실시예를 나타내는 회로도이다.

Claims (2)

  1. 계수 데이타와 1비트 데이타의 반전신호를 입력으로 하는 익스클루시브 오아게이트와, 상기 1비트 데이타의 반전신호를 캐리신호(Cin)로 하여 익스클루시브 오아게이트의 출력 데이타와 최종 출력 데이타(DO)의 피이드백 신호중 하위 데이타와의 연산을 행하는 제1 가산기와, 상기 익스클루시브 오아게이트의 출력 데이타중 최대비트(MSB)의 크기를 확대하기 위한 비트 크기확대기와, 상기 비트 크기 확대기를 통해 입력된 데이타와 최종 출력데이타(DO)의 피이드 백된 데이타중 상위 비트 데이타와의 연산을 행하는 제2가산기와, 상기 제1,2가산기의 출력데이타를 일시저장하여 클럭신호(Clock)에 따라 최종데이타(DO)를 출력하는 저장수단과, 상기 저장수단에서 출력된 최종 출력데이타(DO)와 앞단으로부터의 출력데이타(DI)를 입력으로 하여 선택적으로 출력하는 멀티플렉서로 구성됨을 특징으로 하는 부호처리 기능을 가진 누산기.
  2. 제1항에 있어서, 상기 멀티플렉서는 제어신호(As)에 의해 입력단자를 선택하여 출력함을 특징으로 하는 부호처리 기능을 가진 누산기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920007696A 1992-05-07 1992-05-07 부호처리 기능을 가진 누산기 KR940007925B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920007696A KR940007925B1 (ko) 1992-05-07 1992-05-07 부호처리 기능을 가진 누산기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920007696A KR940007925B1 (ko) 1992-05-07 1992-05-07 부호처리 기능을 가진 누산기

Publications (2)

Publication Number Publication Date
KR930024285A true KR930024285A (ko) 1993-12-22
KR940007925B1 KR940007925B1 (ko) 1994-08-29

Family

ID=19332782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007696A KR940007925B1 (ko) 1992-05-07 1992-05-07 부호처리 기능을 가진 누산기

Country Status (1)

Country Link
KR (1) KR940007925B1 (ko)

Also Published As

Publication number Publication date
KR940007925B1 (ko) 1994-08-29

Similar Documents

Publication Publication Date Title
JPH01204138A (ja) 演算回路
US6038675A (en) Data processing circuit
KR930024285A (ko) 부호처리 기능을 가진 누산기
CN112955878A (zh) 实施神经网络的激活逻辑的装置及其方法
TW374885B (en) The arithmetic unit
KR940009819A (ko) 데이타 처리 시스템의 오프셋 값 계산 회로 및 방법
EP0584827A1 (en) Absolute value circuit
JP2002157114A (ja) 乗算器及びそれを搭載した集積回路装置
EP0864968A1 (en) Denormalization circuit
KR0182166B1 (ko) 원하는 범위내의 데이타를 통과시키는 회로
KR970025146A (ko) 데이타압신(Companding)을 위한 메모리제어신호 및 어드레스 발생장치
KR970049455A (ko) 홀/짝수의 1-비트 가산기 셀을 구비하는 가산기
KR100197529B1 (ko) 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축회로
KR950009683B1 (ko) 임시합검색 가산기
US3423577A (en) Full adder stage utilizing dual-threshold logic
KR910018920A (ko) 신경 회로망을 이용한 이산형 코사인 변환용 집적회로
KR900010568A (ko) 어드레스 제어기능을 갖춘 메모리장치
KR970068666A (ko) 전역탐색 블럭정합 움직임 추정기
KR100445900B1 (ko) 분산 연산 장치
KR960001978A (ko) 배럴 쉬프터 회로
KR970068665A (ko) 가산투영을 이용한 2단계 블럭정합 움직임 추정기
JPH0246598A (ja) 可変長シフト・レジスタ
JPS616734A (ja) 信号処理回路
KR970057963A (ko) 모션 벡터 디코딩 회로
KR940017195A (ko) 바이너리 증가회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee