KR910018920A - 신경 회로망을 이용한 이산형 코사인 변환용 집적회로 - Google Patents

신경 회로망을 이용한 이산형 코사인 변환용 집적회로 Download PDF

Info

Publication number
KR910018920A
KR910018920A KR1019900004513A KR900004513A KR910018920A KR 910018920 A KR910018920 A KR 910018920A KR 1019900004513 A KR1019900004513 A KR 1019900004513A KR 900004513 A KR900004513 A KR 900004513A KR 910018920 A KR910018920 A KR 910018920A
Authority
KR
South Korea
Prior art keywords
neural network
discrete cosine
integrated circuit
value
cosine
Prior art date
Application number
KR1019900004513A
Other languages
English (en)
Other versions
KR920008270B1 (ko
Inventor
정호선
류제광
Original Assignee
정호선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정호선 filed Critical 정호선
Priority to KR1019900004513A priority Critical patent/KR920008270B1/ko
Priority to JP2222348A priority patent/JP2744120B2/ja
Priority to US07/659,089 priority patent/US5166896A/en
Publication of KR910018920A publication Critical patent/KR910018920A/ko
Application granted granted Critical
Publication of KR920008270B1 publication Critical patent/KR920008270B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Neurology (AREA)
  • Discrete Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Complex Calculations (AREA)

Abstract

내용 없음

Description

신경 회로망을 이용한 이산형 코사인 변환용 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 이산형 코사인 변환을 집적회로의 일실시예의 전체 블럭도, 제2도는 제1도의 코사인항 처리부의 구성 블럭도.

Claims (7)

  1. 이산형 코사인 변환함수(Discrete Cosine Transform Function ; DCT함수) 인
    여기서 C(K)=2-1/2, K=0인 경우 C(K)=1 ; K=1, 2, .......N-1인 경우의 값을 연산하기 위한 N포인트 이산형 코사인 변환용 집적회로에 있어서, 상기 이산형 코사인변환 함수에 포함되어 있는 코사인항을 처리하기 위한 코사인항 처리부와 ; 상기 코사인항 처리부의 출력과 외부 회로로부터의 입력값을 승산하기 위한 신경회로망을 이용한 승산기와 ; 이 승산된 값과 제1래치부에 의해 저장된 값을 가산해 주기 위한 신경회로망을 이용한 가산기와 ; 제2클럭신호에 의해 리셋트되고, 상기 가산기로부터 입력되는 신호를 제1클럭신호에 따라 저장하는 제1래치부와 ; 최종 출력값을 N/2로 나누기 위하여 지수부의 소정수 비트를 소정수로 감산하기 위한 신경회로망을 이용한 감산기와 ; 언더플로우가 발생하면 무시할 수 있는 값을 가지므로 리셋트되도록 하고 제2클럭신호에 따라 상기 감산기 및 상기 제1래치부로부터 온 입력신호를 저장하여 출력값을 유지시켜 주도록 출력단에 설치된 제2래치부와 를 포함하는 신경회로망을 이용한 이산형 코사인 변환 집적회로.
  2. 제1항에 있어서, 상기 코사인항 처리부는 코사인항의 (2n+1)K의 값을 계산하기 위하여, n값과 k값을 각각 카운트하는 2개의 8-비트 카운터와 ; 상기 2개의 8-비트 카운터의 출력과 1비트 추가된 단자를 입력으로 하는 신경회로망을 이용한 8×9 승산기와 ; 코사인 값을 계산하기 위한 이산형 코사인용 ROM을 포함함을 특징으로 하는 신경회로망을 이용한 코사인 변환용 집적회로.
  3. 제2항에 있어서, 상기 이산형 코사인용 ROM은 A0 내지 A9의 10개의 입력신호 중 A0 내지 A7의 8개의 입력신호를 받아들이는 멀티플렉서와 ; 이 멀티플렉서로부터 A0 내지 A3의 4개 신호 A4 내지 A7의 4개의 신호를 16개의 신호로 디코딩하는 신경회로망을 이용한 2개의 4대 16디코우더와 ; 상기 디코우더로부터 디코우딩된 신호를 기억하는 매모리 매트릭스와 ; 상기 10개의 입력중 A8과 A9의 입력신호를 받아들여 코사인의 부호를 찾기 위한 2개의 베타 OR게이트로 구성됨을 특징으로 하는 신경회로망을 이용한 이산형 코사인 변환용 집적회로.
  4. 제1항에 있어서, 상기 신경회로망을 이용한 승산기는 일방향성 피드백형 모델인 8×9승산기와 1´S 카운터로 구분된 32-비트 부동점 승산기임을 특징으로 하는 신경회로망을 이용한 이산형 코사인 변환용 집적회로.
  5. 제1항에 있어서, 상기 신경회로망을 이용한 가산기는 일반9향성 피드백형 모델인 32-비트 부동점 가산기임을 특징으로 하는 신경회로망을 이용한 이산형 코사인 변환용 집적회로.
  6. 제1항에 있어서, 상기 신경회로망을 이용한 감산기는 일반향성 피드백형 모델인 2개의 2-비트 감산기와 1개의 3-비트 감산기의 조합으로 구성됨을 특징으로 하는 신경회로망을 이용한 이산형 코사인 변환용 집적회로.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 N포인트 이산형 코사인 변환용 집적회로는 256포인트로 고정함을 특징으로 하는 신경회로망을 이용한 이산형 코사인 변환용 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900004513A 1990-04-03 1990-04-03 신경회로망을 이용한 이산형 코사인 변환용 집적회로 KR920008270B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900004513A KR920008270B1 (ko) 1990-04-03 1990-04-03 신경회로망을 이용한 이산형 코사인 변환용 집적회로
JP2222348A JP2744120B2 (ja) 1990-04-03 1990-08-23 神経回路網を利用した離散形コサイン変換用集積回路
US07/659,089 US5166896A (en) 1990-04-03 1991-02-22 Discrete cosine transform chip using neural network concepts for calculating values of a discrete cosine transform function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900004513A KR920008270B1 (ko) 1990-04-03 1990-04-03 신경회로망을 이용한 이산형 코사인 변환용 집적회로

Publications (2)

Publication Number Publication Date
KR910018920A true KR910018920A (ko) 1991-11-30
KR920008270B1 KR920008270B1 (ko) 1992-09-26

Family

ID=19297626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004513A KR920008270B1 (ko) 1990-04-03 1990-04-03 신경회로망을 이용한 이산형 코사인 변환용 집적회로

Country Status (3)

Country Link
US (1) US5166896A (ko)
JP (1) JP2744120B2 (ko)
KR (1) KR920008270B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993003443A1 (en) * 1991-08-05 1993-02-18 Kawasaki Steel Corporation Signal processor and learning method thereof
US5621862A (en) * 1993-07-29 1997-04-15 Matsushita Electric Industrial Co., Ltd. Information processing apparatus for implementing neural network
JPH09259206A (ja) * 1996-03-19 1997-10-03 Yozan:Kk 離散コサイン変換回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829465A (en) * 1986-06-19 1989-05-09 American Telephone And Telegraph Company, At&T Bell Laboratories High speed cosine transform
FR2603719B1 (fr) * 1986-09-04 1991-10-31 Duhamel Pierre Dispositif de determination de la transformee numerique d'un signal
JPH01193982A (ja) * 1988-01-28 1989-08-03 Toshiba Corp 神経回路網演算装置

Also Published As

Publication number Publication date
JP2744120B2 (ja) 1998-04-28
US5166896A (en) 1992-11-24
KR920008270B1 (ko) 1992-09-26
JPH03286366A (ja) 1991-12-17

Similar Documents

Publication Publication Date Title
US5553012A (en) Exponentiation circuit utilizing shift means and method of using same
US4286256A (en) Method and means for arithmetic coding utilizing a reduced number of operations
KR890012222A (ko) 제산 및 제곱근 계산 기능을 갖고 있는 부동 소숫점/정수 프로세서 및 제산기의 몫의 근사치 끝수 처리 방법
JPS57207958A (en) Data correcting device
Wang et al. Recursive algorithms for the forward and inverse discrete cosine transform with arbitrary length
KR910018920A (ko) 신경 회로망을 이용한 이산형 코사인 변환용 집적회로
Arnold Reduced power consumption for MPEG decoding with LNS
US4588980A (en) Residue to analog converter
He et al. A probabilistic prediction based fixed-width booth multiplier
US4584561A (en) Method of residue to analog conversion
JP2002111447A (ja) ディジタルフィルタ
KR0182169B1 (ko) 로그값 계산회로
US4584564A (en) Residue to analog converter
US4584562A (en) Method of residue to analog conversion
KR920006324B1 (ko) 실시간 2's콤플리멘트 코드 승산기의 최적화방법
JP3150689B2 (ja) Ｒｏｍ式ディジタル演算回路
KR910008947A (ko) 디지탈 화상데이타 필터용 디지탈 필터
JP2870018B2 (ja) 積和演算回路
Rao et al. A 32-Bit Altered Partial Product Multiplier for Low-Power and Low-Area Applications.
EP0864968A1 (en) Denormalization circuit
JPH0224410B2 (ko)
KR940025287A (ko) 영상 처리방법 및 장치
Bauer et al. A limit cycle suppressing arithmetic format for digital filters
KR100445900B1 (ko) 분산 연산 장치
SU1667053A1 (ru) Сумматор логарифмических кодов

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee