KR940007925B1 - 부호처리 기능을 가진 누산기 - Google Patents

Abstract

내용 없음.

Description

부호처리 기능을 가진 누산기

제 1 도는 종래의 누산기의 회로도.

제 2 도는 이 발명에 따른 부호처리 기능을 가진 누산기의 일 실시예를 나타내는 회로도이다.

이 발명은 디지탈 신호처리 분야에 사용되는 누산기에 관한 것으로서, 더욱 상세하게는 수 비트의 디지탈 데이타를 부호처리하여 연속적으로 연산할 수 있는 부호처리 기능을 가진 누산기에 관한 것이다.

일반적으로, 디지탈 신호 처리분야의 누산기는 입력 데이타와 롬으로부터의 계수(coefficent) 데이타를 곱셈기를 통해 입력하여 연산을 행한 후 연산결과를 다시 피이드백시켜 곱셈기를 통해 출력된 데이타와 연산을 행한 다음 다시 피이드백시키는 연속적인 과정을 통해 연산기능을 수행한다.

연산이 완료되면 최종 연산결과는 다시 다음단의 누산기로 입력되어 연산된다.

이러한 연산기능을 갖는 종래의 디지탈 누산기는 제 1 도에 도시한 바와 같이 계수 데이타(COEF) 와 1비트 데이타(1 BIT DATA)를 입력으로 하는 앤드게이트(1)와, 상기 앤드게이트(1)의 출력 데이타와 멀티플렉서(6)의 출력 데이타간의 가산을 행하는 가산기(2)와, 상기 앤드게이트(1)의 출력 데이타중 최대 비트(MSB) 데이타의 크기를 확장하는 크기 확장기(3)와, 상기 가산기(2)로부터의 캐리출력신호(CO)를 입력 캐리신호(cin)로 하여 상기 크기 확장기(3)의 출력 데이타와 멀티플렉서(6)의 출력 데이타의 가산을 행하는 가산기(4)와, 상기 가산기(2,4)의 출력신호를 입력단자(D)에 입력하여 클럭신호(Clock)에 따라 동작을 행하는 D 플립플롭(5)과, 상기 D 플립플롭(5)의 출력단자(Q)에서 출력된 출력 데이타(DO)와 데이타(DI)를 입력으로 하여 선택적으로 출력하는 멀티플렉서(6)로 구성된다.

이상의 구성을 가진 종래의 누산기는 1비트 데이타와 계수 데이타가 앤드게이트(1)를 통하여 곱하여지게 되고 가산기(2)를 통해 연산이 행해지게 된다.

입력된 1비트 데이타가 "1"일 경우에는 가산기를 통해 계수 데이타의 연산이 행해지고, 1비트 데이타가 "0"일 경우에는 "0"연산 즉 가산기에서 아무런 연산도 행하지 않게 된다.

이러한 과정에서 알수 있듯이 종래의 누산기는 2진 데이타의 연산에 적합하고, 연산완료후의 데이타는 "0"에서부터 "+" 방향의 데이타만 존재하게 되어 오늘날 디지탈 신호 처리분야에서 널리 사용되고 있는 2의 보수(2's complement) 형태의 데이타 계산에는 적용하기 어렵다.

이것을 디자탈 신호 처리분야에 사용하기 위해서는 "0"에서 "+"방향 최대치의 중간치를 기준값으로 하기위해 오프셋(Offset)만큼 쉬프트(Shift)하여 그 이하를 "-"로, 그 이상을 "+"로 변환하여 사용할 수 있도록 데이타를 2의 보수형태로 변환시키기 위한 변환회로가 추가로 요구됨으로써 시스템의 전체 크기가 커지게 되고 집적화시 많은 비용이 요구되는 문제점이 나타났다.

이 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 디지탈 신호 처리분야에 널리 사용되어지는 2의 보수형태의 데이타 처리에 적용할 수 있는 부호처리 기능을 가진 누산기를 제공하는데 있다.

이 발명의 다른 목적은 회로의 소자수와 회로의 종합적인 규모의 증가없이 2의 보수 데이타 처리가 가능한 부호처리 기능을 가진 누산기를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 이 발명의 특징은, 계수 데이타와 입력 데이타의 부호에 따라 출력 데이타의 변화를 나타내는 논리수단을 설치하고, 상기 논리수단의 출력 데이타의 오버 플로워(overflow)에 따른 데이타 표시가 가능하도록 데이타 크기를 확장하기 위한 수단을 설치하고, 최종 출력 데이타의 피이드백 데이타와 앞단에서 입력된 데이타를 선택적으로 출력하는 수단의 출력 데이타와 상기 논리수단의 출력 데이타를 캐리신호에 따라 연산하기 위한 수단과 더불어 상기 데이타 크기 확장수단의 출력 데이타와의 연산을 행하는 수단을 설치하며, 각각의 연산결과 데이타를 클럭신호에 따라 일시 저장하여 최종 데이타를 출력하기 위한 수단을 설치하도록 한 부호처리 기능을 가진 누산기에 있다.

이하, 이 발명에 따른 일 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.

제 2 도는 이 발명에 따른 부호처리 기능을 가진 누산기의 회로도의 일 실시예를 나타내는 회로도로써, M비트 계수 데이타(COEF)와 1비트 데이타(1 Bit DATA)의 반전신호를 입력으로 하여 논리곱하는 익스클루시브 오아게이트(10)와, 상기 1비트 데이타의 반전신호를 캐리신호(Cin)로 하여 상기 익스클루시브 오아게이트(10)의 M비트 출력 데이타와 M+N비트 최종 데이타(DO)의 피이드백 신호중 하위 M비트의 일부 데이타와의 연산을 행하는 제 1 가산기(20)와, 상기 익스클루비스 오아게이트(10)의 출력 데이타의 오버플로워(overflow)시 데이타 표시가 가능하도록 최대 비트(MSB)의 크기를 N비트 만큼 확대한 비트크기 확대기(30)와, 상기 비트크기 확대기(30)를 통해 입력된 N비트 데이타와 최종 데이타(DO)의 피이드백된 신호의 상위 비트(N비트)와의 연산을 행하는 제 2 가산기(40)와, 상기 제1,2가산기(20,40) 각각의 M,N비트 출력 데이타를 일시저장하여 클럭신호(Clock)에 따라 최종 데이타(DO)를 제공하기 위한 저장수단인 D 플립플롭(50)과, 상기 D 플립플롭(50)에서 출력된 M+N비트 최종 출력 데이타(DO)와 앞단으로부터의 출력 데이타(DI)를 제어신호(AS)에 따라 선택적으로 출력하는 멀티플렉서(60)로 구성되며, 상기 멀티플렉서(60)는 제어신호(AS)에 의해 선택된 단자의 데이타를 출력하되 M비트의 하위비트는 제 1 가산기(20)로, 상위 N비트 데이타는 제 2 가산기(40)로 제공된다.

제 2 도의 회로도에서 입력된 1비트 데이타가 "0"일 경우에는 이 데이타의 반전신호 "1"이 제 1 가산기(20)의 캐리 입력단(Cin)으로 입력되어 "-1"로 처리되고, 따라서 계수 데이타(COEF)×(-1)이 제 1 가산기(20)로 입력되므로 실제 제 1 가산기(20)에서는 입력 데이타들간에 뺄셈 계산을 수행하게 된다.

반면에, 1비트 입력 데이타가 "1"이 되면 이 데이타의 반전신호 "0"가 제 1 가산기(20)의 캐리 입력단(Cin)으로 입력되어 "+1"로 처리됨으로써 계수 데이타(COEF)×(+1)이 제 1 가산기(20)로 입력되어 실제로 제 1 가산기(20)에서는 계수 데이타(COEF)만큼 덧셈을 하게 된다.

따라서, +, - 부호 데이타를 가진 2의 보수 데이타 연산이 가능하게 된다.

실예로써, 계수 데이타(COEF) M비트의 데이타를 8비트라 하면 이 8비트의 데이타를 "1111 1111"라 하고, 최종 출력 데이타(DO)의 M+N비트 데이타를 14비트 데이타 "00 0001 1111 1110"라 하면, 1비트 데이타 입력단자로 "0"이 입력될 때 익스클루시브 오아게이트(10)를 거치면서 데이타는 "0000 0000"로 되고 이 데이타가 제 1 가산기(20)로 입력되어 멀티플렉서(60)로부터의 데이타 "1111 1110"와 덧셈을 하고 1을 더하게 된다. 그 결과, "1111 1111"의 데이타가 만들어지고, 상기 데이타 "1111 1111"은 다음의 D 플립플롭(50)에 입력된다.

익스클루비스 오아게이트(10)의 출력 데이타의 최대 비트(MSB)는 비트 크기 확대기(30)를 통해 6비트만큼 확대되어 표시됨으로써 제 2 가산기(40)의 한 단자 (B)에 "00 0000"으로 입력되고, 제 2 가산기(40)의 다른 한 단자(A)에는 멀티플렉서(60)의 출력단자(Y)로부터의 상위 비트 6비트 "00 0001"이 입력되고, 제 1 가산기의 캐리 출력(CO) "0"이 제 2 가산기(40)의 캐리 입력단(Cin)에 입력되고, 제 2 가산기(40)는 상기 각각의 입력들간의 가산을 행하게 된다.

따라서, 제 2 가산기(40)의 출력으로는 "00 0001"가 출력되고, 상기 제1,2가산기(20,40)의 각각의 출력신호는 D 플립플롭(50)을 거치면서 "00 0001 1111 1111" 신호로 최종 데이타(DO)가 나타난다.

이 데이타는 다시 피이트백되어 멀티플렉서(60)의 한 입력단자(A)에 입력되고 상기와 같은 과정의 반복에 의해 감산이 행해진다.

반면에, 1비트 입력단자로 데이타 "1"이 입력되면 이 데이타 "1"은 인버터를 거치면서 반전되어 "0"가 익스클루시브 오아게이트(10)의 한 단자와 제 1 가산기의 캐리 입력단(Cin)에 제공된다.

익스클루시브 오아게이트(10)는 계수 데이타와 반전 데이타 "0"를 입력함으로써 데이타 "1111 1111"를 출력한다.

데이타 "1111 1111"은 제 1 가산기(20)의 한 입력단자(B)에 입력되어 멀티플렉서(60)로부터 다른 입력단자(A)에 제공된 "1111 1110"과의 가산이 행해지게 된다.

그 결과 데이타 "1111 1101"이 출력되고 캐리 "1"은 제 2 가산기(40)의 캐리 입력단(Cin)에 제공된다.

비트 크기 확대기(30)에 의해 익스클루시브 오아게이트(10)의 출력 데이타중 최대 비트를 6비트만큼 확대하여 제 2 가산기(40)의 한 입력단자(B)에 제공하면 제 2 가산기(40)에서는 상기 멀티플렉서(60)에서 제공된 "00 0001"과 함께 가산이 행해진다.

따라서, 제 2 가산기(40)의 출력단자(S)로 "00 0000"로 출력하여 D 플립플롭에 제공한다.

D 플립플롭(50)에서는 "00 0000 1111 1101"이 최종 데이타(DO)로 나타나며 이 데이타는 피이드백되어 멀티플렉서(60)의 한 입력단자(A)에 제공된다.

이상과 같은 동작의 반복에 의해 연속적으로 연산이 행해지게 되고 연산이 완료되면 연산결과는 다음단의 누산기에 입력되며, 상기 실시예에 사용된 데이타는 회로의 동작을 설명하기 위해 임의로 설정한 데이타이다.

상기에서 설명한 이 발명에 따라 부호처리 기능을 가진 누산기는 디지탈 필터를 설계하는데 이용할 수 있는 것으로, 계수 데이타(coefficent data)와 입력 데이타를 곱한 후 더하는 과정에 쉽게 이용할 수 있다.

즉,의 식으로 나타낼 수 있고, 여기서 Ci는 계수 데이타를 나타내고, Xi는 입력 데이타를 나타낸다. 이때, 계수 데이타는 2의 보수형태 데이타이며, 입력 데이타는 1비트이다.

이와 같은 이 발명은 1비트 데이타와 계수 데이타를 연속하여 곱하고 더하는 기능을 가진 모든 디지탈 코어블럭(Digital Core Block)에 적용할 수 있으며 2의 보수형태 데이타의 연산에 적용할 수 있어 종래의 기술에서 나타난 이진수 형태 데이타의 연산처리후 2의 보수형태 데이타에 적용하기 위해서 쉬프트(Shift)해야 할 오프셋(offset)이 전혀 발생하지 않으므로 오프셋(offset)만큼 쉬프트하기 위한 추가 논리회로가 필요 없게 되는 효과가 있다.

Claims (2)

1. 계수 데이타와 1비트 데이타의 번전신호를 입력으로 하는 익스클루시브 오아게이트와, 상기 1비트 데이타의 반전신호를 캐리신호(Cin)로 하여 익스클루시브 오아게이트의 출력 데이타와 최종 출력 데이타(DO)의 피이드백 신호중 하위 데이타와의 연산을 행하는 제 1 가산기와, 상기 익스클루시브 오아게이트의 출력 데이타중 최대 비트(MSB)의 크기를 확대하기 위한 비트 크기 확대기와, 상기 비트 크기 확대기를 통해 입력된 데이타와 최종 출력 데이타(DO)의 피이드백된 데이타중 상위 비트 데이타와의 연산을 행하는 제 2 가산기와, 상기 제1,2가산기의 출력 데이타를 일시저장하여 클럭신호(Clock)에 따라 최종 데이타(DO)를 출력하는 저장수단과, 상기 저장수단에서 출력된 최종 출력 데이타(DO)와 앞단으로부터의 출력 데이타(DI)를 입력으로 하여 선택적으로 출력하는 멀티플렉서로 구성됨을 특징으로 하는 부호처리 기능을 가진 누산기.
2. 제 1 항에 있어서, 상기 멀티플렉서는 제어신호(As)에 의해 입력단자를 선택하여 출력함을 특징으로 하는 부호처리 기능을 가진 누산기.