KR930022724A - 디지탈 시스템의 다항식 곱셈회로 - Google Patents
디지탈 시스템의 다항식 곱셈회로 Download PDFInfo
- Publication number
- KR930022724A KR930022724A KR1019920006396A KR920006396A KR930022724A KR 930022724 A KR930022724 A KR 930022724A KR 1019920006396 A KR1019920006396 A KR 1019920006396A KR 920006396 A KR920006396 A KR 920006396A KR 930022724 A KR930022724 A KR 930022724A
- Authority
- KR
- South Korea
- Prior art keywords
- coefficient
- output
- constant term
- polynomials
- storage register
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 디지탈 시스템의 다항식 곱셈회로에 관한 것으로, 종래에는 두 다항식을 곱할때 각 다항식의 상수항을 이용하여 각 찻수의 상수항을 생성함으로써 고차 다항식의 경우 하드웨어 구성시 곱셈기 및 덧셈기의 갯수가 증가하여 배선이 복잡해지고 계산결과의 신뢰성이 저하되는 문제점이 있었다.
이러한 점을 감안하여 본 발명에서는 각 다항식의 근을 이용하여 곱센 및 덧셈연산을 순차적으로 반복함으로써 고차 다항식의 경우에도 곱셈기 및 덧셈기의 숫자가 감소하여 하드웨어 구성이 간결하고 계산결과의 신뢰성이 향상되며 집적회로 구현시 경량의 소형 칩을 제작할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 디지탈 시스템의 다항식 곱셈회로의 블럭도.
Claims (2)
- 다항식 A(x), B(x)를 인가하면 각기 근(xa),(Xb)를 출력하는 치엔 서치 블럭(10),(11)과, 이 치엔 서치 블럭(10),(11)의 출력을 제어신호(Ctℓ)에 의해 선택 출력하는 멀티플렉서(12)와, 이 멀티플렉서(12)를 통해 출력하는 상기 치엔 서치블럭(10),(11)의 출력(xa),(xb)을 반전시키는 계수변환부(13)와, 이 계수변환부(13)의 출력을 순차적으로 덧셈 및 곱셈연산하는 계수처리부(20)(30)(40)와, 이 계수처리부(20~40)의 동작이 완료되면 상수항을 생성하는 상수항 발생부(50)와, 상기 상수항 발생부(50)와 계수처리부(20~40)의 각 레지스터(C1′~Cℓ′)의 값에 상기 다항식 A(x), B(x)의 상수항 계수(a0b0)를 곱한 후 순차적으로 상수저장 레지스터셀(70)에 출력하는 상수출력부(60)로 구성한 것을 특징으로 하는 디지탈 시스템의 다항식 곱셈회로.
- 제1항에 있어서, 계수처리부(20)는 계수변환부(13)의 출력이 공통접속된 곱셈기(22)와 덧셈기(21)에 계수저장 레지스터(C1′)의 출력을 공통접속하여 상기 덧셈기(21)의 출력을 상기 계수저장 레지스터(C1′)에 접속하고, 상기 곱셈기(22)의 출력은 다음단 계수처리부(30)에 접속하여 구성하고, ℓ-1개의 계수처리부(30~40)는 상기 계수처리부(20)와 동일하게 ℓ-1개의 곱셈기(32),(42), 덧셈기(31),(41) 및 계수저장 레지스터(C2′~Cℓ′)로 각기 구성하여 상기 곱셈기(22),(32),(42)의 출력이 다음단 계수처리부에 순차적으로 접속되게 구성한 것을 특징으로 하는 디지탈 시스템 다항식 곱셈회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920006396A KR940007570B1 (ko) | 1992-04-16 | 1992-04-16 | 디지탈 시스템의 다항식 곱셈회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920006396A KR940007570B1 (ko) | 1992-04-16 | 1992-04-16 | 디지탈 시스템의 다항식 곱셈회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022724A true KR930022724A (ko) | 1993-11-24 |
| KR940007570B1 KR940007570B1 (ko) | 1994-08-20 |
Family
ID=19331894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920006396A KR940007570B1 (ko) | 1992-04-16 | 1992-04-16 | 디지탈 시스템의 다항식 곱셈회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940007570B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7573551B2 (en) | 2004-05-21 | 2009-08-11 | Sanyo Electric Co., Ltd. | Transflective liquid crystal display device and color liquid crystal display device |
-
1992
- 1992-04-16 KR KR1019920006396A patent/KR940007570B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940007570B1 (ko) | 1994-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040117424A1 (en) | High-speed/low power finite impulse response filter | |
| KR970012132A (ko) | 곱-합 계산 장치, 곱-합 계산 장치의 집적 회로 장치, 및 영상 데이타를 처리하기에 적절한 누적 가산기 | |
| Premkumar | A formal framework for conversion from binary to residue numbers | |
| JPH05197741A (ja) | インターリーブド乗算器累算器 | |
| JPH0744530A (ja) | 演算装置 | |
| KR930022724A (ko) | 디지탈 시스템의 다항식 곱셈회로 | |
| US20050091299A1 (en) | Carry look-ahead adder having a reduced area | |
| KR910008382B1 (ko) | 제 산 기 | |
| JP2529229B2 (ja) | コサイン変換装置 | |
| KR960009713A (ko) | 승산기에서의 부스 레코딩회로 | |
| KR920017352A (ko) | 입력 가중형 트랜스버설필터 | |
| SU1756887A1 (ru) | Устройство дл делени чисел в модул рной системе счислени | |
| JP3801368B2 (ja) | ディジタル・トランスバーサル・フィルタ | |
| JPS59194242A (ja) | ディジタル乗算累積加算装置 | |
| KR940008558Y1 (ko) | 에러 정정 코드 시스템 | |
| SU1005088A1 (ru) | Функциональный преобразователь | |
| SU1177814A1 (ru) | Устройство дл контрол умножени чисел по модулю @ | |
| KR940007569B1 (ko) | 행렬 곱셈 회로 | |
| SU1417008A1 (ru) | Устройство дл воспроизведени полиномиальной функции | |
| KR920010993B1 (ko) | 고차 다항식 연산장치 | |
| Gopi et al. | 128 Bit unsigned multiplier design and implementation using an efficient SQRT-CSLA | |
| JP2001092810A (ja) | 複素乗算器および複素相関器 | |
| JPH0644701B2 (ja) | たたみ込み演算回路 | |
| SU1550514A1 (ru) | Волновой цифровой интегратор | |
| SU1124322A1 (ru) | Устройство дл решени линейных интегральных уравнений Вольтерры |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |