KR930014077A - 자원의 이용가능도에 의거한 아비트레이션 방법 및 장치 - Google Patents
자원의 이용가능도에 의거한 아비트레이션 방법 및 장치 Download PDFInfo
- Publication number
- KR930014077A KR930014077A KR1019920023573A KR920023573A KR930014077A KR 930014077 A KR930014077 A KR 930014077A KR 1019920023573 A KR1019920023573 A KR 1019920023573A KR 920023573 A KR920023573 A KR 920023573A KR 930014077 A KR930014077 A KR 930014077A
- Authority
- KR
- South Korea
- Prior art keywords
- request
- available
- bus
- transmission
- port buffer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
전송자원의 이용가능도에 의거하여 다중요구데이타 전송간을 아비트레이팅하는 방법 및 장치에 관한 것이다. 자원의 제어에 대산 요구는 데이타 전송크기, 내부버스 및 요청된 외부버스에 대한 정보와 함께 아비티에 전송된다. 아비티는 정보를 버퍼내 잔존하는 공간, 내부버스 이용가능도 및 외부버스 이용가능도와 비교한다.
모든 자원이 요구를 완료하는데 이용가능하면, 그후 요구에 대한 아비트레이션이 허용되며, 요구된 전송이 시작된다. 자원중 어느것이 이용가능하지 않으면, 아비터는 평가를 위해 다음 요구를 취한다.
모든 자원이 아비터가 다음 자원을 취하는 것을 방지하도륵 이용가능할 때까지 각 요구가 아비터에 요청되는 메카니즘이 또한 제공된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 데이타 전송동작에 대한 다양한 전송자원을 도시한 도시도.
제2도는 본 발명에 따라 할당된 자원시스템을 도시한 블록도.
그리고 제3로는 요구의 평가를 도시한 블록도이다.
Claims (12)
- DMA 동작을 갖춘 컴퓨터 시스템에서 판독 및 기입 카운트를 갖춘 하나 이상의 2포트버퍼와 각각이 사용중인지 여부를 표시하는 상태선을 갖춘 하나 이상의 데이타 버스를 DMA 동작을 완료하기 위해 사용하는 다수의 요구간을 아비트레이팅 하는 방법에 있어서, 상기 방법은 제1요구에 의한 동작을 완료하기 위해 필수적인 전송버스, 2포트버퍼, 및 요구된 전송크기를 식별하는 제1요구를 수신하는 단계;상기 2포트버퍼가 상기 전송크기를 수용할수 있는지 여부를 판별하기 위해 상기 전송크기와 상기 2포트버퍼에 대한 공간잔존 카운트를 비교하는 단계; 상기 요구된 전송버스가 이용가능한지 여부를 판별하기 위해 상기 요구된 전송버스의 상태선을 판독하는 단계; 상기 전송크기가 상기 2포트버퍼에 의해 수용가능한지 그리고 상기 요구된 전송버스가 이용가능한지 여부를 평가하는 단계; 만약 상기 전송크기가 상기 2포트버퍼에 의해 수용가능하고 상기 요청된 전송버스가 이용가능하면 상기 요구에 대한 아비트레이션을 승인하는 단계; 만약 전송크기가 수용불가능하거나 또는 요구된 전송버스가 이용불가능하면, 제2요구를 수신하는 단계로 구성되며, 이에 따라 모든 자원이 이용가능할 때만 아비트레이션이 요구에 대해 승인되는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 제1요구는 대기명령을 또한 포함하며, 상기 방법은 상기 대기명령이 상기 제1요구에의해 설정된 경우 상기 제1요구가 승인될 때까지 아비트레이션을 대기하는 단계를 추가로 포함한 것을 특징으로하는 방법.
- 제2항에 있어서, 상기 전송크기는 상기 동작에 대한 다수의 데이타 슬라이스로 구성되며, 각각의 상기 데이타 슬라이스는 상기 동작에 대한 총전송 시퀀스의 시분할부 이어서 2포트버퍼는 상기 DMA 채널에 대해 하나이상의 슬라이스를 수용하기에 이용가능한 공간을 갖는지를 비교하는 것을 특징으로 하는 방법.
- 제3항에 있어서, 상기 상태선은 2상태 연속신호이고, 제1상태는 버스가 이용가능함을 나타내며 제2상태는 버스가 이용불가능함을 나타내는 것을 특징으로 하는 방법.
- 제2항에 있어서, 수신단계는 평가후 동작을 어느 것이 요구하는지를 판별하면서 다수의 요구를 수신하도록 이루어지는 것을 특징으로 하는 방법.
- 제1항에 있어서, 각각의 2포트버퍼에 대한 상기 공간잔존 카운트는 각2포트버퍼에 대한 기입 및 판독카운트의 차인 것을 특징으로 하는 방법.
- DMA 동작을 갖춘 컴퓨티 시스템에서 판독 및 기입 카운트를 갖춘 하나 이상의 2포트버퍼와 각각이 사용중인지 여부를 표시하는 상태선을 갖춘 하나 이상의 데이타버스를 DMA 동작을 완료하기 위해 사용하는 다수의 요구간을 아이트레이팅 하는 장치에 있어서, 상기 장치는 제1요구에 의해 동작을 완료하기 워해 필수적인 각 데이타버스와 각2포트버퍼에 대해 요구된 전송크기를 식별하는 제1요구를 수신하는 수신수단; 2포트버펴가 상기 전송크기를 수용할 수 있는지늘 판별하도록 상기 전송크기와 공간잔존 카운트를 비교하는 상기 수신수단에 결합된 제1비교수단; 상기 요구된 데이타 버스가 이용가능한지를 판별하기 위해 상기 요구된 데이타의 상태선을 판독하는 상기 수신수단에 결합된 제2비교수단; 상기 전송크기가 상기 2포트버퍼에 의해 수용가능한지 그리고 상기 요구된 데이타 버스가 이용가능한지를 평가하머, 상기 전송크기가 상기 2포트버퍼에 의해 수용가능하고 상기 요구된 데이타 버스가 이용가능한 경우 상기 요구를 승인하는 상기 제1 및 제2비교수단에 결합된 평가수단; 상기 제1요구에 대한 아비트레이션을 허용하며 상기 평가수단에 결합된 허용수단으로 구성되며, 상기 수신수단은 상기 제1요구가 승인되지 않는 경우에 제2요구를 수신하는 것을 특징으로 하는 장치.
- 제7항에 있어서, 대기명령이 상기 제1요구에 의해 설정되면, 상기 제1요구에 대해 아비트레이션을 허용할때까지 상기 제2요구의 수신없이 대기하는 상기 수신수단에 결합된 대기검출 수단을 추가로 포함하는 것을 특징으로 하는 장치.
- 제7항에 있어서, 상기 전송크기는 상기 동작에 대한 다수의 데이타 슬라이스를 추가로 포함하고, 각각의 상기 데이타 슬라이스는 상기 동작에 대한 총전송 시퀀스의 시분할부 이어서 2포트버퍼가 상기 DMA 채널에 대한 하나 이상의 슬라이스를 수용하기에 이용가능한 공간을 가지는지를 비교하는 것을 특징으로 하는 장치.
- 제8항에 있어서, 각각의 데이타 버스에 대한 상태선은 2상태 연속신호이고, 2상태중 하나는 버스가 이용가능함을 다른 하나는 버스가 이용불가능함을 다타내는 것을 특징으로 하는 장치.
- 제7항에 있어서, 상기 수신수단은 어느 것이 평가후 동작을 개시하도록 요구하는지를 판별하면서 다수의요구를 수신하는 것을 특징으로 하는 장치.
- 제7항에 있어서, 각각의 2포트버퍼에 대한 상기 공간잔존 카운트는 상기 2포트 버퍼에 대한 기입 및 판독카운트의 차인 것을 특징으로 하는 장치.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/815,499 US5239651A (en) | 1991-12-30 | 1991-12-30 | Method of and apparatus for arbitration based on the availability of resources |
US815,499 | 1991-12-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930014077A true KR930014077A (ko) | 1993-07-22 |
KR960012357B1 KR960012357B1 (ko) | 1996-09-18 |
Family
ID=25217985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920023573A KR960012357B1 (ko) | 1991-12-30 | 1992-12-08 | 자원의 이용가능도에 의거한 아비트레이션 방법 및 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5239651A (ko) |
EP (1) | EP0550147B1 (ko) |
JP (1) | JP2622654B2 (ko) |
KR (1) | KR960012357B1 (ko) |
DE (1) | DE69224279T2 (ko) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5280608A (en) * | 1991-06-28 | 1994-01-18 | Digital Equipment Corporation | Programmable stall cycles |
TW276312B (ko) * | 1992-10-20 | 1996-05-21 | Cirrlis Logic Inc | |
US5341502A (en) * | 1992-12-14 | 1994-08-23 | Motorola, Inc. | Device for assigning a shared resource in a data processing system |
US5528765A (en) * | 1993-03-15 | 1996-06-18 | R. C. Baker & Associates Ltd. | SCSI bus extension system for controlling individual arbitration on interlinked SCSI bus segments |
JPH0757098A (ja) * | 1993-08-16 | 1995-03-03 | Ricoh Co Ltd | 画像データ記憶装置 |
JP3647055B2 (ja) * | 1993-11-17 | 2005-05-11 | キヤノン株式会社 | 情報処理システム、管理方法および管理装置 |
US5526496A (en) * | 1994-04-22 | 1996-06-11 | The University Of British Columbia | Method and apparatus for priority arbitration among devices in a computer system |
US5572687A (en) * | 1994-04-22 | 1996-11-05 | The University Of British Columbia | Method and apparatus for priority arbitration among devices in a computer system |
US6360285B1 (en) * | 1994-06-30 | 2002-03-19 | Compaq Computer Corporation | Apparatus for determining memory bank availability in a computer system |
US5689673A (en) * | 1995-02-14 | 1997-11-18 | Hal Computer Systems, Inc. | Apparatus and method for controlling instruction flow by using a matrix of transmission gates in super-scaler microprocessor and selectively delaying microprocessor instruction execution based on resource availability |
US5564062A (en) * | 1995-03-31 | 1996-10-08 | International Business Machines Corporation | Resource arbitration system with resource checking and lockout avoidance |
JP3519182B2 (ja) | 1995-09-05 | 2004-04-12 | 株式会社日立製作所 | 情報処理システムおよびバスアービタならびにバス制御方法 |
US5831985A (en) * | 1995-11-09 | 1998-11-03 | Emc Corporation | Method and apparatus for controlling concurrent data transmission from multiple sources in a channel communication system |
US5692135A (en) * | 1995-12-14 | 1997-11-25 | International Business Machines Corporation | Method and system for performing an asymmetric bus arbitration protocol within a data processing system |
US6006303A (en) * | 1997-08-28 | 1999-12-21 | Oki Electric Industry Co., Inc. | Priority encoding and decoding for memory architecture |
US6026451A (en) * | 1997-12-22 | 2000-02-15 | Intel Corporation | System for controlling a dispatch of requested data packets by generating size signals for buffer space availability and preventing a dispatch prior to a data request granted signal asserted |
US6237055B1 (en) * | 1998-12-03 | 2001-05-22 | Intel Corporation | Avoiding livelock when performing a long stream of transactions |
US6708240B1 (en) * | 2000-03-31 | 2004-03-16 | Intel Corporation | Managing resources in a bus bridge |
US6584529B1 (en) * | 2000-09-08 | 2003-06-24 | Koninklijke Philips Electronics N.V. | Intermediate buffer control for improving throughput of split transaction interconnect |
US6976108B2 (en) * | 2001-01-31 | 2005-12-13 | Samsung Electronics Co., Ltd. | System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities |
EP1308846B1 (de) * | 2001-10-31 | 2008-10-01 | Infineon Technologies AG | Datenübertragungseinrichtung |
KR100453071B1 (ko) * | 2003-01-18 | 2004-10-15 | 삼성전자주식회사 | 프로세서 버스 연결 장치 및 방법 |
US20050240934A1 (en) * | 2004-04-21 | 2005-10-27 | Hewlett-Packard Development Company, L.P. | Task management based on system utilization |
US20070255874A1 (en) * | 2006-04-28 | 2007-11-01 | Jennings Kevin F | System and method for target device access arbitration using queuing devices |
US8447905B2 (en) * | 2010-06-23 | 2013-05-21 | International Business Machines Corporation | Dynamic multi-level cache including resource access fairness scheme |
US9236064B2 (en) * | 2012-02-15 | 2016-01-12 | Microsoft Technology Licensing, Llc | Sample rate converter with automatic anti-aliasing filter |
JP6160717B1 (ja) | 2016-01-15 | 2017-07-12 | 日本電気株式会社 | プロセッサ、および、データ転送方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60134953A (ja) * | 1983-12-23 | 1985-07-18 | Hitachi Ltd | デ−タ転送制御装置 |
US4648029A (en) * | 1984-08-27 | 1987-03-03 | International Business Machines Corporation | Multiplexed interrupt/DMA request arbitration apparatus and method |
JPS61156454A (ja) * | 1984-12-28 | 1986-07-16 | Hitachi Ltd | デ−タ転送制御装置 |
US4716525A (en) * | 1985-04-15 | 1987-12-29 | Concurrent Computer Corporation | Peripheral controller for coupling data buses having different protocol and transfer rates |
US4716523A (en) * | 1985-06-14 | 1987-12-29 | International Business Machines Corporation | Multiple port integrated DMA and interrupt controller and arbitrator |
JPH0786853B2 (ja) * | 1988-02-29 | 1995-09-20 | 株式会社ピーエフユー | バス転送制御方式 |
US4942553A (en) * | 1988-05-12 | 1990-07-17 | Zilog, Inc. | System for providing notification of impending FIFO overruns and underruns |
US4987529A (en) * | 1988-08-11 | 1991-01-22 | Ast Research, Inc. | Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters |
US5155810A (en) * | 1989-01-10 | 1992-10-13 | Bull Hn Information Systems Inc. | Dual FIFO peripheral with combinatorial logic circuitry |
JP2712131B2 (ja) * | 1989-01-23 | 1998-02-10 | 株式会社日立製作所 | 通信制御装置 |
CA2007737C (en) * | 1989-02-24 | 1998-04-28 | Paul Samuel Gallo | Data transfer operations between two asynchronous buses |
US5079693A (en) * | 1989-02-28 | 1992-01-07 | Integrated Device Technology, Inc. | Bidirectional FIFO buffer having reread and rewrite means |
US5072420A (en) * | 1989-03-16 | 1991-12-10 | Western Digital Corporation | FIFO control architecture and method for buffer memory access arbitration |
KR940002905B1 (en) * | 1989-12-15 | 1994-04-07 | Ibm | Apparatus for conditioning priority arbitration in buffered direct memory addressing |
-
1991
- 1991-12-30 US US07/815,499 patent/US5239651A/en not_active Expired - Lifetime
-
1992
- 1992-11-23 DE DE69224279T patent/DE69224279T2/de not_active Expired - Fee Related
- 1992-11-23 EP EP92310678A patent/EP0550147B1/en not_active Expired - Lifetime
- 1992-12-08 KR KR1019920023573A patent/KR960012357B1/ko not_active IP Right Cessation
- 1992-12-25 JP JP4357769A patent/JP2622654B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2622654B2 (ja) | 1997-06-18 |
DE69224279T2 (de) | 1998-08-27 |
KR960012357B1 (ko) | 1996-09-18 |
EP0550147A1 (en) | 1993-07-07 |
DE69224279D1 (de) | 1998-03-05 |
JPH06236344A (ja) | 1994-08-23 |
US5239651A (en) | 1993-08-24 |
EP0550147B1 (en) | 1998-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930014077A (ko) | 자원의 이용가능도에 의거한 아비트레이션 방법 및 장치 | |
JP2599563B2 (ja) | アービタ回路を有するデータ・プロセッサ・システム | |
US7219178B2 (en) | Bus deadlock avoidance | |
JP5546635B2 (ja) | データ転送装置およびその制御方法 | |
US8190801B2 (en) | Interconnect logic for a data processing apparatus | |
KR910012961A (ko) | 프라이오리티 아비트레이션 조정장치 | |
US8065447B2 (en) | Method and apparatus for determining priorities in direct memory access device having multiple direct memory access request blocks | |
US20080162745A1 (en) | Methods and apparatus for sharing a peripheral in a multi-core system | |
KR950033892A (ko) | 데이타 처리 시스템 | |
US6523098B1 (en) | Mechanism for efficient low priority write draining | |
KR960025076A (ko) | 발견적 버스 억세스 중재기 | |
JPH0550018B2 (ko) | ||
US5339442A (en) | Improved system of resolving conflicting data processing memory access requests | |
CA2007737C (en) | Data transfer operations between two asynchronous buses | |
US6697904B1 (en) | Preventing starvation of agents on a bus bridge | |
US5708784A (en) | Dual bus computer architecture utilizing distributed arbitrators and method of using same | |
US5966547A (en) | System for fast posting to shared queues in multi-processor environments utilizing interrupt state checking | |
CN114579319B (zh) | 显存管理方法、显存管理模块、soc及电子设备 | |
US5408612A (en) | Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register | |
US6502150B1 (en) | Method and apparatus for resource sharing in a multi-processor system | |
GB1595471A (en) | Computer system | |
KR920008602A (ko) | 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법 | |
US5193196A (en) | Process request arbitration system which preferentially maintains previously selected process request upon receipt of a subsequent request of identical priority | |
JPH06337838A (ja) | ユニット実装/非実装検出方法 | |
KR19980026521A (ko) | 멀티 포트 메모리 비동기 중재 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030124 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |