KR930011494A - Fifo 메모리 테스트 방법 - Google Patents
Fifo 메모리 테스트 방법 Download PDFInfo
- Publication number
- KR930011494A KR930011494A KR1019910021531A KR910021531A KR930011494A KR 930011494 A KR930011494 A KR 930011494A KR 1019910021531 A KR1019910021531 A KR 1019910021531A KR 910021531 A KR910021531 A KR 910021531A KR 930011494 A KR930011494 A KR 930011494A
- Authority
- KR
- South Korea
- Prior art keywords
- fifo memory
- data
- test method
- recording
- testing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
FIFO 메모리를 이용하여 시스템간의 통신을 수행할 경우 상기 FIFO 메모리를 테스트하는 방법에 관한 것이다. 온 라인 서비스 전과 온라인 서비스도중 FIFO 메모리의 상태를 정확히 확인하여 데이타 송수신시의 신뢰성을 높이고, 상태 래지스터 플래그 불량으로 인해 무한 루프에 빠질 우려를 해소한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 시스템 블럭도.
제2도는 본 발명에 따른 시스템 서비스 전 처리 흐름도.
제3도는 본 발명에 따른 온 라인 서비스시의 테스트 흐름도.
제4도는 본 발명에 따른 플래그 비트 구성도.
Claims (2)
- 상호 통신을 위산 송수신용 FIFO 메모리를 구비한 마스터 시스템과 슬레이브 시스템의 FIFO 메모리 테스트방법에 있어서, 상기 FIFO 메모리의 상태 플래그 래지스터를 초기화 하는 제1과정과, 상기 초기화 후 수신측 FIFO메모리에 동기 및 데이타를 기록하는 제2과정과, 상기 동기 및 데이타 기록후 풀플래그 세트시 까지 테스트 데이타를 기록하는 제3과정과, 상기 기록된 데이타를 검사하여 비정상일시 버퍼내의 데이타를 모두 읽어 지우는 제3과정으로 이루어짐을 특징으로 하는 사용전의 FIFO 메모리 테스트 방법.
- 상호 통신을 위산 송수신용 FIFO 메모리를 구비한 마스터 시스템과 슬레이브 시스템의 FIFO 메모리 테스트방법에 있어서, 상기 마스터 시스템과 슬레이브 시스템간의 사건 발생 가능한 최소시간을 계산하여 그값이 만큼 데이타 송수신 시의 상태를 체크하는 제1과정과, 상기 상태 체크 결과 정상 상태이고 데이타가 있으면 메세지 포멧의 헤드부분에서 특정 코드를 검출하는 제2과정과, 상기 특정 코드가 검출될 경우 서비스 하고 검출되지 않을 경우 메세지 재전송을 요구하는 제3과정으로 이루어짐을 특징으로 하는 온라인 서비스 중의 FIFO 메모리테스트 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910021531A KR950007436B1 (ko) | 1991-11-28 | 1991-11-28 | 선입선출 메모리 테스트방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910021531A KR950007436B1 (ko) | 1991-11-28 | 1991-11-28 | 선입선출 메모리 테스트방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930011494A true KR930011494A (ko) | 1993-06-24 |
KR950007436B1 KR950007436B1 (ko) | 1995-07-10 |
Family
ID=19323722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910021531A KR950007436B1 (ko) | 1991-11-28 | 1991-11-28 | 선입선출 메모리 테스트방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950007436B1 (ko) |
-
1991
- 1991-11-28 KR KR1019910021531A patent/KR950007436B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950007436B1 (ko) | 1995-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950033892A (ko) | 데이타 처리 시스템 | |
KR880009497A (ko) | 제 1 전자장치와 제 2 전자장치 상이의 데이터처리방식 | |
US5179341A (en) | System and method for detecting an improper termination and a short circuit in a network | |
KR950004015A (ko) | 섹션간 교차 접속된 케이블 감지 시스템 | |
KR930011494A (ko) | Fifo 메모리 테스트 방법 | |
AU2826689A (en) | Apparatus and method for identification of message initiation in a process control network | |
US6229866B1 (en) | Apparatus for detecting errors in asynchronous data receiver and transmitter | |
KR900008805A (ko) | 데이타 오분산 검출기를 포함하는 데이타 전송장치 및 데이타 전송방법 | |
JPH043282A (ja) | Icカード | |
KR900005725A (ko) | 국부지역 시스템 전송 | |
KR920016953A (ko) | 데이타 판독회로 및 방법 | |
JPS615645A (ja) | デ−タ伝送方法 | |
KR920006865A (ko) | 메모리 카드사용에 의한 공동단말기 관리스템 및 관리방법 | |
JP2659427B2 (ja) | 多重端局装置の回線試験回路 | |
JP2945123B2 (ja) | 通信システム | |
JPS63161741A (ja) | デ−タ伝送システム | |
KR890017910A (ko) | 동기식 정보 송·수신 장치의 고장진단방법 | |
KR970056131A (ko) | 광대역 통신 정합장치의 화상데이타 처리방법 | |
JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
JPH01116747A (ja) | キャッシュlsi | |
KR930010755A (ko) | 다중처리기 시스템에서 처리기들 간의 인터럽트 기능장애 진단 및 복구자료 산출방법 | |
JPH04332230A (ja) | 通信制御方式 | |
JPH01190052A (ja) | 折返し試験方式 | |
JPS5819180B2 (ja) | 信号伝送の誤りを検出する方法 | |
KR910007316A (ko) | 교환시스템의 t1(북미) 방식 중계선 정합 및 시험 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050704 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |