KR930011298A - Mosfet 제조방법 및 그 구조 - Google Patents
Mosfet 제조방법 및 그 구조 Download PDFInfo
- Publication number
- KR930011298A KR930011298A KR1019910020393A KR910020393A KR930011298A KR 930011298 A KR930011298 A KR 930011298A KR 1019910020393 A KR1019910020393 A KR 1019910020393A KR 910020393 A KR910020393 A KR 910020393A KR 930011298 A KR930011298 A KR 930011298A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- oxide film
- polygate
- source
- etching
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 5
- 239000000463 material Substances 0.000 claims abstract 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract 5
- 239000010703 silicon Substances 0.000 claims abstract 5
- 239000000758 substrate Substances 0.000 claims abstract 5
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000005468 ion implantation Methods 0.000 claims abstract 3
- 150000004767 nitrides Chemical class 0.000 claims abstract 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract 2
- 239000012530 fluid Substances 0.000 claims abstract 2
- 239000011810 insulating material Substances 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims abstract 2
- 230000009969 flowable effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 FOG(Funy Overlapped Source Drain by Gate) MOSFET에 관한 것으로 특히 핫 캐리어(Hot Carrier)를 억제시키고 GIDL (Gate Induced Drajin Leakage) 전류를 감소시키기에 적합하며, MOSFET 제조공정의 단순화 하는데 적당하도록 한 MOSFET 제조방법 및 구조에 관한 것이다. 이를 위하여 본 발명에서는, 실리콘 기판에 필드 산화막, 제1게이트 산화막, 제1폴리게이트, 질화막, 산화막을 차례로 형성하고, 게이트 에치를한 후 n- (또는 p-) 소스/드레인 이온 주입을 실시하는 단계(a)와, 상기 산화막을 에치하고 제2게이트 산화막을 형성시키는 단계(b)와, 유동성물질을 이용하여 제1폴리게이트 위의 산화막 및 측면 상부의 산화막을 에치하는 단계(C)와, 제2폴리게이트를 데포지션 시킨 후, 사이드 월을 형성시키고 상기 제2폴리게이트를 에치하고 n+소스/드레인 이온주입을 실시하는 단계(d)와, SOG 또는 BPSG 등의 절연물질을 데포지션 한 후 소스, 드레인 및 게이트를 메탈로 상호 접속시키는 단계(E)를 포함하는 것을 특징으로 하는 MOSFET 제조방법.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 FOG MOSFET 제조공정도.
Claims (6)
- MOSFET의 제조방법에 있어서, 실리콘 기판에 필드 산화막, 제1게이트 산화막, 제1폴리게이트, 질화막, 산화막을 차례로 형성하고, 게이트 에치를 한 후 n-(또는 P-) 소스/드레인 이은 주입을 실시하는 단계(a)와, 상기 산화막을 에치하고 제2게이트 산화막을 형성시키는 단계(b)와, 유동성물질을 이용하여 제1폴리게이트 위의 산화막 및 측면 상부의 산화막을 에칭하는 단계(C)와, 제2폴리게이트를 데포지션 시킨 후, 사이드 월을 형성시키고 상기 제2폴리게이트를 에치하고 n+소스/드레인 이온주입을 실시하는 단계(d)와, SOG 또는 BPSG 등의 절연물질을 데포지션 한 후 소스, 드레인 및 게이트를 메탈로 상호 접속시키는 단계(e)를 포함하는 것을 특징으로하는 MOSFET 제조방법.
- MOSFET 구조에 있어서, 제1폴리 게이트는 제1게이트 산화막으로 실리콘 기판과 절연되고, 상기 제1폴리게이트의 측면에는 제2게이트 절연막이 형성되고, 상기 제2게이트 절연막 상부에는 제2폴리게이트가 형성되어 제1폴리 게이트와 전기적으로 접속되며, 상기 제2폴리 게이트는 제2게이트 산화막으로 실리콘 기판과 절연되는 구조로 형성된 MOSFET구조.
- 제1항에 있어서, 유동성물질은 제2게이트 절연막과 콘 선택비를 갖는 물질인 PR, SOG를 사용하는 것을 특징으로 하는 MOSFET 제조방법.
- 제1항에 있어서, 제2폴리게이트와 실리콘기판을 절연하는 제2게이트 절연막을 제외하고 측벽의 산화막을 에치하는 것을 특징으로 하는 MOSFET 제조방법.
- 제2항에 있어서, 제2게이트 절연막 "し"형으로 형성되는 것을 특징으로 하는 MOSFET 구조.
- 제1항에 있어서, 제1폴리게이트 위에 에치 스토퍼로 사용되는 질화막 대신 폴리실리콘과 큰 선택비를 갖는 물질을 사용하는 것을 특징으로 하는 MOSFET 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020393A KR940010568B1 (ko) | 1991-11-16 | 1991-11-16 | 전계효과 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020393A KR940010568B1 (ko) | 1991-11-16 | 1991-11-16 | 전계효과 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011298A true KR930011298A (ko) | 1993-06-24 |
| KR940010568B1 KR940010568B1 (ko) | 1994-10-24 |
Family
ID=19322923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910020393A KR940010568B1 (ko) | 1991-11-16 | 1991-11-16 | 전계효과 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940010568B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100226767B1 (ko) * | 1996-10-04 | 1999-10-15 | 김영환 | 반도체 소자의 제조 방법 |
-
1991
- 1991-11-16 KR KR1019910020393A patent/KR940010568B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100226767B1 (ko) * | 1996-10-04 | 1999-10-15 | 김영환 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010568B1 (ko) | 1994-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940020594A (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
| KR970072205A (ko) | 에스. 오. 아이(soi)형 트랜지스터 및 그 제조방법 | |
| KR950021347A (ko) | 반도체장치의 제조방법 | |
| KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
| KR960043267A (ko) | 인버스 티(t)형 트랜지스터의 개선된 제조방법 | |
| KR970060510A (ko) | 반도체 장치 및 그 제조 방법 | |
| US4997777A (en) | Manufacturing process for an integrated circuit comprising double gate components | |
| KR930011298A (ko) | Mosfet 제조방법 및 그 구조 | |
| KR960032776A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| EP0872895A3 (en) | Vertical insulated gate field-effect transistor, method of making the same and corresponding integrated circuit | |
| KR960015810A (ko) | 트랜지스터 제조방법 | |
| KR950021134A (ko) | 반도체소자의 콘택 형성방법 | |
| JPS6410672A (en) | Vertical mosfet | |
| KR950021765A (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
| KR980005876A (ko) | 박막 트랜지스터 제조방법 | |
| KR960019576A (ko) | 롬(rom)의 게이트절연막 형성방법 | |
| KR970003962A (ko) | 반도체 소자의 고집적 트렌지스터 제조 방법 | |
| KR970053102A (ko) | 모스전계효과 트랜지스터의 제조방법 | |
| KR970052901A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR970008599A (ko) | 반도체장치의 제조방법 | |
| KR920010947A (ko) | 모오스 소자 격리 방법 | |
| KR880008421A (ko) | 다결정 실리콘 산화막 성장억제 방법 | |
| KR970052361A (ko) | 반도체장치의 콘택형성방법 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040920 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |