KR930011293A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR930011293A KR930011293A KR1019910020726A KR910020726A KR930011293A KR 930011293 A KR930011293 A KR 930011293A KR 1019910020726 A KR1019910020726 A KR 1019910020726A KR 910020726 A KR910020726 A KR 910020726A KR 930011293 A KR930011293 A KR 930011293A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- semiconductor device
- nitride
- spacer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 12
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract 11
- 239000000758 substrate Substances 0.000 claims abstract 9
- 238000005468 ion implantation Methods 0.000 claims abstract 8
- 125000006850 spacer group Chemical group 0.000 claims abstract 8
- 239000011229 interlayer Substances 0.000 claims abstract 7
- 238000000059 patterning Methods 0.000 claims abstract 3
- 239000007772 electrode material Substances 0.000 claims abstract 2
- 238000002955 isolation Methods 0.000 claims abstract 2
- 230000001590 oxidative effect Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims 14
- 238000005530 etching Methods 0.000 claims 4
- 238000001312 dry etching Methods 0.000 claims 3
- 239000010410 layer Substances 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체 기판 상에 소자 분리 영역을 형성하고 게이트 산화막, 게이트 전극 물질, 층간 절연막 및 질화막을 순차적으로 형성하고 이를 패터닝하여 게이트 전극을 형성하는 공정, 게이트 전극을 마스크로하여 기판과 반대 도전형의 이온을 기판으로 주입하여 이온 주입 영역을 형성하는 공정, 산화막 및 질화막스페이서를 상기 게이트 전극측벽에 형성하는 공정, 기판을 산화시켜 이온 주입 영역 위에 산화막을 성장시키는 공정, 및 질화막 스페이서를 제거한 다음 소오스/드레인 영역을 형성하는 공정에 의해 제조되어, 소오스/드레인 영역아래에 산화막을 형성시킴으로써 얕은 접합과 무관하게 접합 커패시턴스가 작고 저항값이 낮은 우수한 트랜지스터를 제작할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따르는 트랜지스터 제조 공정도의 단면도이다.
Claims (14)
- 반도체 기판 상에 소자 분리 영역을 형성하고 게이트 산화막, 게이트 전극 물질, 층간 절연막 및 질화막을 순차적으로 형성하고 이를 패터닝하여 게이트 전극을 형성하는 공정, 게이트 전극을 마스크로하여 기판과 반대도전형의 이온을 기판으로 주입하여 이온 주입 영역을 형성하는 공정, 산화막 및 질화막 스페이서를 상기 게이트전극 측벽에 형성하는 공정, 기판을 산화시켜 이온 주입 영역 위에 산화막을 성장시키는 공정, 및 질화막 스페이서를 제거한 다음 소오스/드레인 영역을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 층간 절연막 산화막으로 형성됨을 특징으로 하는 반도체 장치의 제조 방법.
- 제2항에 있어서, 상기 층간 절연막은 CVD 방법으로 형성됨을 특징으로 하는 반도체 장치의 제조 방법.
- 제3항에 있어서, 상기 층간 절연막은 500∼2,000Å 범위의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 질화막은 300∼1,500Å 범위의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 산화막 스페이서 형성 공정은 CVD 방법으로 산화막을 침척하고 건식 식각법으로 상기 층간 절연막 위의 질화막 측벽이 노출되도록 식각하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제6항에 있어서, 상기 산화막 스페이서는 500∼1,500Å 범위의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제6항에 있어서, 상기 산화막 스페이서 형성후, 상기 이온 주입 영역위에 있는 잔류 산화막을 제거하기 위한 식각 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 질화막 스페이서 형성 공정은 질화막을 침적하고 건식 식각법으로 상기 층간 절연막위의 패턴된 질화막의 표면이 노출되도록 식각하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제9항에 있어서, 상기 질화막 스페이서는 500∼1,500Å 범위의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 이온 주입 영역 위에 형성된 산화막은 습식 또는 건식 식각 방법으로 500∼2,000Å 범위의 두께로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제11항에 있어서, 상기 산화막 형성전에 상기 질화막 스페이서를 마스크로하여 노출된 상기 이온 주입 영역을 건식 식각 방법으로 선택적으로 식각하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 소오스/드레인 영역 형성 공정은 상기 질화막 스페이서의 제거에 의해 노출된 이온주입 영역의 실리콘을 시이드로하여 실리콘 층을 선택적으로 성장시키는 공정과, 기판과 반대 도전형의 불순물을 이온 주입하는 공정으로 구성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 소오스/드레인 영역 형성 공정은 상기 질화막 스페이서의 제거에 의해 노출된 이온주입 영역 위에 폴리실리콘층을 형성하고, 패턴닝한 후 기판과 반대 도전형의 불순물을 이온 주입하는 공정으로 구성되는 것을 특징으로 하는 반도체 장치의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020726A KR940010545B1 (ko) | 1991-11-20 | 1991-11-20 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020726A KR940010545B1 (ko) | 1991-11-20 | 1991-11-20 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011293A true KR930011293A (ko) | 1993-06-24 |
| KR940010545B1 KR940010545B1 (ko) | 1994-10-24 |
Family
ID=19323168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910020726A KR940010545B1 (ko) | 1991-11-20 | 1991-11-20 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940010545B1 (ko) |
-
1991
- 1991-11-20 KR KR1019910020726A patent/KR940010545B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010545B1 (ko) | 1994-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808544A (en) | LDD structure containing conductive layer between gate oxide and sidewall spacer | |
| JPH0347577B2 (ko) | ||
| KR920015603A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR910007103A (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
| JP3161767B2 (ja) | 半導体素子の製造方法 | |
| KR930005106A (ko) | 마스크롬의 제조방법 | |
| KR930011293A (ko) | 반도체 장치의 제조 방법 | |
| KR970008575A (ko) | 상보형 mos 트랜지스터의 제조방법 | |
| KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 | |
| JPS6384162A (ja) | 半導体装置の製造方法 | |
| KR920010954A (ko) | Mos트랜지스터의 제조방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
| KR970054478A (ko) | 이중막 스페이서를 이용한 금속실리사이드 게이트 전극 형성 방법 | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR970054448A (ko) | 반도체소자의 제조방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR920015639A (ko) | 반도체 트랜지스터의 제조방법 | |
| KR910007104A (ko) | 자기정렬콘택(Self-Aligned Contact) 형성방법 | |
| KR960035903A (ko) | 박막 트랜지스터 제조 방법 | |
| KR930015081A (ko) | 얕은 접합 모스패트 제조방법 | |
| KR890016684A (ko) | 바이씨모오스 반도체 장치의 제조방법 | |
| KR20020041191A (ko) | 반도체 소자 및 그 제조방법 | |
| KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
| KR920007185A (ko) | Dmos트랜지스터의 제조방법 | |
| KR920005373A (ko) | 수직모스 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010906 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |