KR930009256A - 위상록루프회로 - Google Patents

위상록루프회로 Download PDF

Info

Publication number
KR930009256A
KR930009256A KR1019920018690A KR920018690A KR930009256A KR 930009256 A KR930009256 A KR 930009256A KR 1019920018690 A KR1019920018690 A KR 1019920018690A KR 920018690 A KR920018690 A KR 920018690A KR 930009256 A KR930009256 A KR 930009256A
Authority
KR
South Korea
Prior art keywords
phase
reproduction signal
data
signal
value
Prior art date
Application number
KR1019920018690A
Other languages
English (en)
Inventor
히로아끼 야다
Original Assignee
오가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시기가이샤 filed Critical 오가 노리오
Publication of KR930009256A publication Critical patent/KR930009256A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1488—Digital recording or reproducing using self-clocking codes characterised by the use of three levels
    • G11B20/1492—Digital recording or reproducing using self-clocking codes characterised by the use of three levels two levels are symmetric, in respect of the sign to the third level which is "zero"
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/16—Conversion to or from representation by pulses the pulses having three levels
    • H03M5/18—Conversion to or from representation by pulses the pulses having three levels two levels being symmetrical with respect to the third level, i.e. balanced bipolar ternary code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

위상록루프회로가 PRS채널 재생신호의 본래 데이터가 존재하지 않는 역상(逆相)에 동기하는 것을 방지한다.
디지털루프필터(20)로부터 출력된 재생신호의 현시점의 데이터존재점의 위상치에 의거하여 장래의 데이터존재점의 위상치를 구하고, 3치레벨예측부(40)가 장래의 데이터존재점의 위상치를 구하고, 3치레벨예측부(40)가 장래의 데이터존재점의 위상치와, 재생신호의 장래의 샘플치에 의거하여 재생신호의 장래의 데이터를 예측하고, 위상수정신호생성부(70)가 예측된 장래의 데이터에 의거하여 재생신호의 현재의 제로크로스점이 데이터존재점인지 여부를 판정하고, 데이터존재점이라고 판정되었을 때에, 디지털루프필터(20)가 순시위상검출부(10)로부터 공급되는 순시위상치를 사용하여 그 출력위상치를 수정한다.

Description

위상록루프회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 디지털자기디스크 기록재생장치를 도시한 블록도,
제3도는 제2도의 데이터검출회로(205)의 일구성예를 도시한 블록도,
제4도는 PRS(1,0,-1)채널의 등화 후 고립파형을 도시한 파형도,
제5도는 PRS(1,0,-1)채널의 등화 후 고립파형의 스펙트럼을 도시한 스펙트럼도,
제6도는 제1도의 순시위상검출부(10)의 동작원리를 도시한 설명도.

Claims (7)

  1. 파셜레스폰스채널 재생신호의 복수의 샘플치에 의거하여 상기 재생신호의 제로크로스점의 순시위상디지탈치를 구하는 순시위상검출수단과, 상기 순시위상검출수단에 의해 구해진 순시위상디지탈치에 따라 상기 재생신호의 데이터존재점의 위상치를 구하여 출력하는 디지털루프필터와, 상기 디지털루프필터로부터 출력된 상기 재생신호의 현시점의 데이터존재점의 위상치에 의거하여 장래의 데이터존재점의 위상치를 구하는 위상치예측수단과, 상기 위상치예측수단에 의해 구해진 상기 장래의 데이터존재점의 위상치와, 상기 재생신호의 장래의 샘플치에 의거하여 상기 재생신호의 장래의 데이터를 예측하는 데이터예측수단과, 상기 데이터예측수단에 의해 예측된 장래의 데이터에 의거하여 상기 재생신호의 현재의 제로크로스점이 데이터존재점인지 여부를 판정하고, 데이터존재점이라고 판정한 경우에 있어서는, 상기 디지털루프필터가 상기 순시위상치에 의거하여 그 출력위상치를 수정하는 것을 허용하는 위상수정제어수단으로 이루어지는 것을 특징으로 하는 판정귀환형 위상록루프회로.
  2. 제1항에 있어서, 상기 재생신호의 샘플링레이트가 상기 재생신호의 채널비트레이트보다 높게 설정되어 있는 경우에 있어서, 상기 재생신호의 데이터존재점이 현재의 샘플링타임슬롯에 존재하는 것을 나타내는 유효신호를 상기 위상수정제어수단에 공급하는 유효신호생성수단을 배설하고, 상기 위상수정제어수단은 상기 유효신호생성수단으로부터 상기 유효신호의 공급을 받고 있는 경우에 한해서, 상기 디지털루프필터에 의한 상기 순시위상치에 의거한 출력위상치의 수정을 허용하는 것을 특징으로 하는 판정귀환형 위상록루프회로.
  3. 제1항에 있어서, 상기 재생신호는 자기디스크상의 기록자화패턴을 재생헤드에 의해 독출하여 얻어지는 재생신호인 것을 특징으로 하는 판정귀환형 위상록루프회로.
  4. 제1항에 있어서, 상기 재생신호는 파셜레스폰스(1,0-1)채널로부터의 재생신호인 것을 특징으로 하는 판정귀환형 위상록루프회로.
  5. 제1항에 있어서, 상기 재생신호는 파셜레스폰스(1,-1)채널로부터의 재생신호인 것을 특징으로 하는 판정귀환형 위상록루프회로.
  6. 제1항에 있어서, 초기동작에 있어서, 파셜레스폰스채널의 소정의 반복신호패턴을 상기 순시위상검출수단에 공급하는 초기패턴공급수단과, 상기 반복신호패턴의 모든 제로크로스점에 있어서 상기 디지털 루프필터가 상기 순시위상치에 의거하여 그 출력위상을 수정하기 위해 상기 위상수정제어수단에 의해 상기 디지털루프필터에 대한 제어모드를 전환하는 모드전환제어수단을 구비한 것을 특징으로 하는 판정귀환형 위상록루프회로.
  7. 제6항에 있어서, 상기 초기패턴공급수단은 자기디스크의 섹터의 프리앰블존에 기록된 신호에 의거하여 소정의 반복신호패턴을 발생하는 것을 특징으로 하는 판정귀환형 위상록루프회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018690A 1991-10-25 1992-10-12 위상록루프회로 KR930009256A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3306643A JPH05120813A (ja) 1991-10-25 1991-10-25 位相ロツクループ回路
JP91-306,643 1991-10-25

Publications (1)

Publication Number Publication Date
KR930009256A true KR930009256A (ko) 1993-05-22

Family

ID=17959574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018690A KR930009256A (ko) 1991-10-25 1992-10-12 위상록루프회로

Country Status (5)

Country Link
US (1) US5400364A (ko)
EP (1) EP0538867B1 (ko)
JP (1) JPH05120813A (ko)
KR (1) KR930009256A (ko)
DE (1) DE69224872T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558168B2 (ja) * 1992-10-30 2004-08-25 ソニー株式会社 光学式情報再生装置
JP3639618B2 (ja) * 1994-08-25 2005-04-20 キヤノン株式会社 信号処理装置
US5696639A (en) * 1995-05-12 1997-12-09 Cirrus Logic, Inc. Sampled amplitude read channel employing interpolated timing recovery
US5760984A (en) * 1995-10-20 1998-06-02 Cirrus Logic, Inc. Cost reduced interpolated timing recovery in a sampled amplitude read channel
US6819514B1 (en) 1996-04-30 2004-11-16 Cirrus Logic, Inc. Adaptive equalization and interpolated timing recovery in a sampled amplitude read channel for magnetic recording
US5802118A (en) * 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3650984B2 (ja) * 1997-02-25 2005-05-25 ソニー株式会社 情報検出装置および方法
US5966415A (en) * 1997-06-13 1999-10-12 Cirrus Logic, Inc. Adaptive equalization in a sub-sampled read channel for a disk storage system
JP3337997B2 (ja) * 1999-03-29 2002-10-28 松下電器産業株式会社 周波数検出型位相同期回路
DE19941445A1 (de) * 1999-08-30 2001-03-01 Thomson Brandt Gmbh Phasendetektor für eine Phasenregelschleife
US6823133B1 (en) 1999-11-15 2004-11-23 Lexmark International, Inc. Apparatus and method for electronic control of DC motor using an all-digital phase-locked loop
DE10122621B4 (de) 2001-05-10 2006-07-27 Infineon Technologies Ag Verfahren zum Bestimmen einer Referenztaktphase aus bandbegrenzten digitalen Datenströmen
US7245658B2 (en) * 2001-09-05 2007-07-17 Mediatek, Inc. Read channel apparatus for an optical storage system
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US8379788B2 (en) * 2010-06-18 2013-02-19 Nec Laboratories America, Inc. Systems and methods for performing parallel digital phase-locked-loop

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992410A (ja) * 1982-11-17 1984-05-28 Sony Corp デ−タ検出装置
JPH069106B2 (ja) * 1987-07-22 1994-02-02 シャープ株式会社 ディジタルデ−タ検出器
DE3778549D1 (de) * 1987-11-13 1992-05-27 Ibm Schnelle takterfassung fuer partial-response-signalisierung.
JPH01296733A (ja) * 1988-05-25 1989-11-30 Toshiba Corp ディジタル形位相同期回路
JPH03166839A (ja) * 1989-11-27 1991-07-18 Matsushita Electric Ind Co Ltd ディジタル情報検出装置
US5272730A (en) * 1991-12-20 1993-12-21 Vlsi Technology, Inc. Digital phase-locked loop filter

Also Published As

Publication number Publication date
JPH05120813A (ja) 1993-05-18
EP0538867B1 (en) 1998-03-25
DE69224872T2 (de) 1998-10-22
DE69224872D1 (de) 1998-04-30
US5400364A (en) 1995-03-21
EP0538867A3 (en) 1995-09-20
EP0538867A2 (en) 1993-04-28

Similar Documents

Publication Publication Date Title
KR930009256A (ko) 위상록루프회로
KR101049695B1 (ko) 기록 제어 장치, 기록 및 재생 장치, 및 기록 제어 방법
US4809088A (en) Integrated system for implementation of read window margining and write precompensaton in disk drives
KR940022513A (ko) 클럭 재생 장치 및 데이타 재생 장치
KR840004285A (ko) Pll 제어회로
KR960035582A (ko) 비대칭 신호검출기 및 이를 사용한 신호재생장치
KR20050072453A (ko) 주파수 및 위상 제어 장치와 최대 우도 디코더
KR950034092A (ko) 자기테이프로 부터의 디지탈정보신호를 고속으로 재생하는 장치의 트랙킹제어장치
KR100422600B1 (ko) 재생장치및회전서보회로
US5576842A (en) Data detection method and apparatus therefor for use in a digital recording/reproduction system
JP3974900B2 (ja) 光記録／再生装置の記録領域検出装置およびその検出方法。
KR100189902B1 (ko) 광자기 디스크 기록장치의 디지탈 썸 밸류 제어회로
JP2888187B2 (ja) 情報検出装置
JPH05234254A (ja) スレッショルドレベル決定回路
US5862006A (en) Apparatus for recording a digital information signal in a track on a record carrier and encoding means for encoding said digital information signal
JP2870060B2 (ja) 符号化方法
JPH09214893A (ja) ディジタルｐｌｌ回路
KR100300953B1 (ko) 디지탈데이타기록/재생장치및방법
KR920018660A (ko) 자기기록 재생장치의 재생유닛
KR930006521B1 (ko) 위상 제어용 비스(viss)/바스(vass) 기록재생장치 및 그 방법
KR0135598B1 (ko) 광 디스크의 기록/재생 장치
JPH07211008A (ja) ディジタル情報再生装置
JPH0798804A (ja) デイジタル磁気再生装置及びデイジタル磁気記録再生装置
JPH0589476A (ja) 情報再生装置
JPH0765508A (ja) 外部クロック発生装置及びデータ再生装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid