KR930008851A - 프로그램가능 논리 반도체 소자의 데이타 보안장치 - Google Patents
프로그램가능 논리 반도체 소자의 데이타 보안장치 Download PDFInfo
- Publication number
- KR930008851A KR930008851A KR1019920018664A KR920018664A KR930008851A KR 930008851 A KR930008851 A KR 930008851A KR 1019920018664 A KR1019920018664 A KR 1019920018664A KR 920018664 A KR920018664 A KR 920018664A KR 930008851 A KR930008851 A KR 930008851A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- programmable logic
- configuration data
- input
- security device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Storage Device Security (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 프로그램가능 논리 반도체 소자(PLD)(38)내 스태틱 랜덤 억세스 메모리에 저장될 회로 구성 데이터를 보호하려는 데이터 보안 장치에 관한 것이다. 불법적인 복제에 취약한 회로 구성 데이터는 통상적으로 판독전용 메모리, 전형적으로는 소거가능한 프로그램가능 판독 전용 메모리내에 보유된다.
데이터 코딩 수단은 PLD에 로드될 회로 구성 데이터를 부호화하며 데이터 디코딩 수단은 PLD내에서 상기 부호화된 호로 구성 데이터를 디코우드하도록 제공되다. 코딩 ?? 디코딩 수단은 비트들의 의사 무작위 난수열을 발생하는 최대길이 시프트 레지스터(12) 및 (25)를 각기 포함한다. 키(key)값은 코딩 수단내 시프트 레지스터(12)로 입력되오 이 시프트 레지스터로 하여금 의사 무작위 난수열을 그 난수열의 특정 시점에서 시작시키게 한다. 히 레지스터의 출력(비트 B28 및 B31)은 배타OR게이트(20)에서 회로 구성 데이터와 조합되며 부호화된 데이터는 판독 전용 메모리(ROM)(24)에 기록된다. PLD내 디코딩 수단은 PLD내 비휘발성 메모리(28)에 보유된 대응하는 키 값을 가지고 있다. 이 킷값은 디코딩 수단의 레지스터(25)로 제공되며, 이 레지스터의 출력(B25 및 B31)은 배타OR게이트(34)에서 ROM(24)으로부터 판독된 부호화된 회로 구성 데이터(CDIC)와 조합되어 디코우드된 회로 구성 데이터(CDOD)를 발생하여 이 데이터는 메모리(38_dp 기억된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도면은 본 발명에 따른 데이터 보안장치의 개략적인 블록도.
Claims (13)
- 프로그램가능 논리 반도체 소자(11)용 데이터 보안장치가:데이타 코딩 수단과, 제1기억수단(24)과, 상기 프로그램 가능 논리 소자(11)에 포함된 데이터 디코딩 수단과 제2연관 기억 수단(38) 포함하며, 상기 데이터 코딩 수단은 작동 개시 데이터(22)를 부호화하며, 상기 제1기억 수단(24)은 상기 부호화된 작동 개시 데이터(23)를 저장하며, 상기 데이터 디코딩 수단은 상기 제1기억수단(24)으로부터 판독된 상기 부호화된 작동 개시 데이터(35)를 상기 제2연관 기억 수단(38)내로 로드하기 이전에 작동 개시 데이터로 디코우드하는 것을 특징으로 하는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- 제1항에 있어서, 상기 데이터 코딩 수단 및 상기 데이터 디코딩 수단은 각기 의사 무작위 난수열 발생기를 포함하는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- 제2항에 있어서, 상기 의사 무작위 난수열 발생기는 31비트 최대 길이 시프트 레지스터(12) 및 (25)로 구성되며, 상기 레지스터(12) 및 (25)는 총길이가 2,147,483,647 비트에 상응하는 의사 무작위 난수열을 발생하는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- 제3항에 있어서, 상기 최대 길이 시프트 레지스터(12) 및 (25)는 프리로드(preload) 입력 및 데이터(DATA)입력을 가지는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- 제4항에 있어서, 상기 최대 길이 시프트 레지스터(12) 및 (25)의 비트 28출력 및 비트 31 출력은 배타 OR논리 함수(16) 및 (29)로 입력되며, 상기 배타 OR 논리 함수 (16) 및(29)의 출력은 상기 최대 길이 시프트 레지스터(12) 및 (25)의 상기 데이터(DATA)입력에 연결되는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- 제4항 또는 제5항에 있어서, 상기 최대 실이 시프트 레지스터(12) 및 (25)는 31비트 “키 값으로 구성된 사전 설정된 난수열 시작 코드를 상기 프리로드 입력(18) 및 (26)으로 제공함으로써 상기 의사 무작위 난수열을 그 난수열의 특정 시점에서 시작시키게 하는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- 제6항에 있어서, 상기 난수열 시작 코드는 키보드(19) 또는 보안 파일로부터 상기 데이터 코딩 수단내 최대 길이 시프트 레지스터(12)로 입력되는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- 제6항 내지 제7항에 있어서, 상기 난수열 시작 코드는 상기 프로그램가능 논리 소자내 비휘발성 메모리(28)로부터 상기 데이터 디코딩 수단내 최대 길이 시프트 레지스터(25)로 입력되는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- 제3항 내지 제8항중의 어느 한 항에 있어서, 상기 작동 개시 데이터(22)는 회로 구성 데이터이며 상기 데이터 코딩 수단내에서 상기 회로 구성 데이터 및 상기 의사 무작위 난수열은 부호화된 회로 구성 데이터를 출력하는 배타 OR논리 함수(16) 및 (20)로 입력되는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- 제9항에 있어서, 상기 의사 무작위 난수열 및 부호화된 회로 구성 데이터(35)는 상기 데이터 디코딩 수단내 배타OR논리 함수(29) 및 (34)로 입력되어 디코우드된 회로 구성 데이터의 출력을 제공하게 되는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- 상기 청구항들중의 어느 한 항에 있어서, 상기 제1기억 수단은 판독 전용 메모리(24)로 구성되는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- 제11항에 있어서, 상기 제2연관 기억 수단은 스태틱 랜덤 억세스 메모리(38)로 구성되는 프로그램가능 논리 반도체 소자의 데이터 보안장치.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB919121591A GB9121591D0 (en) | 1991-10-11 | 1991-10-11 | Data security arrangement for semiconductor programmable logic devices |
GB9121591.3 | 1991-10-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930008851A true KR930008851A (ko) | 1993-05-22 |
KR100301265B1 KR100301265B1 (ko) | 2001-10-22 |
Family
ID=10702763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920018664A KR100301265B1 (ko) | 1991-10-11 | 1992-10-10 | 반도체프로그램가능논리회로용데이터보안장치 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5388157A (ko) |
EP (1) | EP0536943B1 (ko) |
JP (1) | JP3324001B2 (ko) |
KR (1) | KR100301265B1 (ko) |
AT (1) | ATE182016T1 (ko) |
CA (1) | CA2080299C (ko) |
DE (1) | DE69229531T2 (ko) |
GB (1) | GB9121591D0 (ko) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5860099A (en) | 1993-05-12 | 1999-01-12 | Usar Systems, Inc. | Stored program system with protected memory and secure signature extraction |
FR2711833B1 (fr) * | 1993-10-28 | 1995-12-01 | Sgs Thomson Microelectronics | Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré. |
DE4419635C2 (de) * | 1994-06-04 | 1996-08-29 | Esd Vermoegensverwaltungsgesel | Microcontrollersicherungsverfahren |
US5675645A (en) | 1995-04-18 | 1997-10-07 | Ricoh Company, Ltd. | Method and apparatus for securing executable programs against copying |
EP0787328B1 (en) * | 1995-08-11 | 2002-10-23 | International Business Machines Corporation | Method for verifying the configuration of a computer system |
US5768372A (en) * | 1996-03-13 | 1998-06-16 | Altera Corporation | Method and apparatus for securing programming data of a programmable logic device |
JP3783800B2 (ja) * | 1996-08-09 | 2006-06-07 | 富士通株式会社 | プログラマブルな論理素子/装置を用いた暗号化/復号化装置および方法 |
US5970142A (en) * | 1996-08-26 | 1999-10-19 | Xilinx, Inc. | Configuration stream encryption |
US6356637B1 (en) | 1998-09-18 | 2002-03-12 | Sun Microsystems, Inc. | Field programmable gate arrays |
US6654889B1 (en) * | 1999-02-19 | 2003-11-25 | Xilinx, Inc. | Method and apparatus for protecting proprietary configuration data for programmable logic devices |
GB9930145D0 (en) | 1999-12-22 | 2000-02-09 | Kean Thomas A | Method and apparatus for secure configuration of a field programmable gate array |
US20070288765A1 (en) * | 1999-12-22 | 2007-12-13 | Kean Thomas A | Method and Apparatus for Secure Configuration of a Field Programmable Gate Array |
US7240218B2 (en) * | 2000-02-08 | 2007-07-03 | Algotronix, Ltd. | Method of using a mask programmed key to securely configure a field programmable gate array |
DE60040064D1 (de) * | 2000-07-04 | 2008-10-09 | Sun Microsystems Inc | Anwenderprogrammierbare Gatterfelder (FPGA) und Verfahren zur Bearbeitung von FPGA-Konfigurationsdaten |
US6331784B1 (en) | 2000-07-28 | 2001-12-18 | Atmel Corporation | Secure programmable logic device |
US7484081B1 (en) | 2000-10-10 | 2009-01-27 | Altera Corporation | Method and apparatus for protecting designs in SRAM-based programmable logic devices |
US6441641B1 (en) * | 2000-11-28 | 2002-08-27 | Xilinx, Inc. | Programmable logic device with partial battery backup |
US6931543B1 (en) | 2000-11-28 | 2005-08-16 | Xilinx, Inc. | Programmable logic device with decryption algorithm and decryption key |
US6965675B1 (en) | 2000-11-28 | 2005-11-15 | Xilinx, Inc. | Structure and method for loading encryption keys through a test access port |
US6957340B1 (en) | 2000-11-28 | 2005-10-18 | Xilinx, Inc. | Encryption key for multi-key encryption in programmable logic device |
US6366117B1 (en) | 2000-11-28 | 2002-04-02 | Xilinx, Inc. | Nonvolatile/battery-backed key in PLD |
US7058177B1 (en) | 2000-11-28 | 2006-06-06 | Xilinx, Inc. | Partially encrypted bitstream method |
US7117373B1 (en) | 2000-11-28 | 2006-10-03 | Xilinx, Inc. | Bitstream for configuring a PLD with encrypted design data |
US7117372B1 (en) | 2000-11-28 | 2006-10-03 | Xilinx, Inc. | Programmable logic device with decryption and structure for preventing design relocation |
US6981153B1 (en) | 2000-11-28 | 2005-12-27 | Xilinx, Inc. | Programmable logic device with method of preventing readback |
US6941456B2 (en) * | 2001-05-02 | 2005-09-06 | Sun Microsystems, Inc. | Method, system, and program for encrypting files in a computer system |
GB0114317D0 (en) * | 2001-06-13 | 2001-08-01 | Kean Thomas A | Method of protecting intellectual property cores on field programmable gate array |
US7558967B2 (en) * | 2001-09-13 | 2009-07-07 | Actel Corporation | Encryption for a stream file in an FPGA integrated circuit |
JP2004007472A (ja) * | 2002-03-22 | 2004-01-08 | Toshiba Corp | 半導体集積回路、データ転送システム、及びデータ転送方法 |
US7162644B1 (en) | 2002-03-29 | 2007-01-09 | Xilinx, Inc. | Methods and circuits for protecting proprietary configuration data for programmable logic devices |
US6996713B1 (en) | 2002-03-29 | 2006-02-07 | Xilinx, Inc. | Method and apparatus for protecting proprietary decryption keys for programmable logic devices |
US7840803B2 (en) * | 2002-04-16 | 2010-11-23 | Massachusetts Institute Of Technology | Authentication of integrated circuits |
US8051303B2 (en) * | 2002-06-10 | 2011-11-01 | Hewlett-Packard Development Company, L.P. | Secure read and write access to configuration registers in computer devices |
US7653820B1 (en) * | 2003-10-31 | 2010-01-26 | Xilinx, Inc. | System and method for securing using decryption keys during FPGA configuration using a microcontroller |
JP4294514B2 (ja) * | 2004-03-05 | 2009-07-15 | シャープ株式会社 | 半導体装置および電子装置 |
US8612772B1 (en) | 2004-09-10 | 2013-12-17 | Altera Corporation | Security core using soft key |
US8566616B1 (en) | 2004-09-10 | 2013-10-22 | Altera Corporation | Method and apparatus for protecting designs in SRAM-based programmable logic devices and the like |
WO2006053304A2 (en) * | 2004-11-12 | 2006-05-18 | Pufco, Inc. | Volatile device keys and applications thereof |
US7685418B1 (en) | 2005-01-19 | 2010-03-23 | Altera Corporation | Mechanisms and techniques for protecting intellectual property |
US8670561B1 (en) * | 2005-06-02 | 2014-03-11 | Altera Corporation | Method and apparatus for limiting use of IP |
US8630410B2 (en) * | 2006-01-24 | 2014-01-14 | Verayo, Inc. | Signal generator based device security |
WO2009079050A2 (en) * | 2007-09-19 | 2009-06-25 | Verayo, Inc. | Authentication with physical unclonable functions |
US8095800B2 (en) | 2008-11-20 | 2012-01-10 | General Dynamics C4 System, Inc. | Secure configuration of programmable logic device |
US8683210B2 (en) * | 2008-11-21 | 2014-03-25 | Verayo, Inc. | Non-networked RFID-PUF authentication |
US7906983B2 (en) * | 2008-12-08 | 2011-03-15 | Intuitive Research And Technology | Programmable logic device having an embedded test logic with secure access control |
US8811615B2 (en) * | 2009-08-05 | 2014-08-19 | Verayo, Inc. | Index-based coding with a pseudo-random source |
US8468186B2 (en) * | 2009-08-05 | 2013-06-18 | Verayo, Inc. | Combination of values from a pseudo-random source |
EP2334005A1 (en) * | 2009-12-11 | 2011-06-15 | Nxp B.V. | Integrated circuit and method of producing same |
US8461863B2 (en) | 2011-04-29 | 2013-06-11 | Altera Corporation | Method and apparatus for securing a programmable device using a kill switch |
US8627105B2 (en) | 2011-04-29 | 2014-01-07 | Altera Corporation | Method and apparatus for securing programming data of a programmable device |
US8719957B2 (en) | 2011-04-29 | 2014-05-06 | Altera Corporation | Systems and methods for detecting and mitigating programmable logic device tampering |
US8736299B1 (en) | 2011-04-29 | 2014-05-27 | Altera Corporation | Setting security features of programmable logic devices |
US9026873B2 (en) | 2013-07-23 | 2015-05-05 | Altera Coporation | Method and apparatus for securing configuration scan chains of a programmable device |
US10540298B2 (en) | 2017-09-28 | 2020-01-21 | Hewlett Packard Enterprise Development Lp | Protected datasets on tape cartridges |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4262329A (en) * | 1978-03-27 | 1981-04-14 | Computation Planning, Inc. | Security system for data processing |
US4593353A (en) * | 1981-10-26 | 1986-06-03 | Telecommunications Associates, Inc. | Software protection method and apparatus |
EP0114522A3 (en) * | 1982-12-27 | 1986-12-30 | Synertek Inc. | Rom protection device |
US4847902A (en) * | 1984-02-10 | 1989-07-11 | Prime Computer, Inc. | Digital computer system for executing encrypted programs |
JPS60177498A (ja) * | 1984-02-23 | 1985-09-11 | Fujitsu Ltd | 半導体記憶装置 |
US4698617A (en) * | 1984-05-22 | 1987-10-06 | American Microsystems, Inc. | ROM Protection scheme |
DE3783151T2 (de) * | 1986-03-06 | 1993-06-24 | Advanced Micro Devices Inc | Programmierbare logische vorrichtung. |
US5007082A (en) * | 1988-08-03 | 1991-04-09 | Kelly Services, Inc. | Computer software encryption apparatus |
US5224166A (en) * | 1992-08-11 | 1993-06-29 | International Business Machines Corporation | System for seamless processing of encrypted and non-encrypted data and instructions |
-
1991
- 1991-10-11 GB GB919121591A patent/GB9121591D0/en active Pending
-
1992
- 1992-09-30 EP EP92308939A patent/EP0536943B1/en not_active Expired - Lifetime
- 1992-09-30 AT AT92308939T patent/ATE182016T1/de not_active IP Right Cessation
- 1992-09-30 DE DE69229531T patent/DE69229531T2/de not_active Expired - Fee Related
- 1992-10-06 US US07/957,023 patent/US5388157A/en not_active Expired - Fee Related
- 1992-10-08 JP JP27047892A patent/JP3324001B2/ja not_active Expired - Fee Related
- 1992-10-09 CA CA002080299A patent/CA2080299C/en not_active Expired - Fee Related
- 1992-10-10 KR KR1019920018664A patent/KR100301265B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5388157A (en) | 1995-02-07 |
DE69229531T2 (de) | 2000-03-23 |
GB9121591D0 (en) | 1991-11-27 |
EP0536943A2 (en) | 1993-04-14 |
EP0536943B1 (en) | 1999-07-07 |
JPH05257678A (ja) | 1993-10-08 |
EP0536943A3 (en) | 1993-06-16 |
CA2080299A1 (en) | 1993-04-12 |
CA2080299C (en) | 2002-12-24 |
JP3324001B2 (ja) | 2002-09-17 |
ATE182016T1 (de) | 1999-07-15 |
DE69229531D1 (de) | 1999-08-12 |
KR100301265B1 (ko) | 2001-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930008851A (ko) | 프로그램가능 논리 반도체 소자의 데이타 보안장치 | |
US7606362B1 (en) | FPGA configuration bitstream encryption using modified key | |
EP0913040B1 (en) | Spiral scrambling | |
KR940024630A (ko) | 스마트 카드용 키 보호장치 | |
KR970072488A (ko) | 기억 시스템 | |
UA46142C2 (uk) | Електронний пристрій та система для обробки даних | |
KR920003166A (ko) | 보안회로 | |
KR900013632A (ko) | 마스크 rom을 구비한 반도체 메모리장치 | |
US7734043B1 (en) | Encryption key obfuscation and storage | |
KR960004734B1 (ko) | 정보 보호방법 및 정보기억미디어 | |
US4780840A (en) | Method of generating a pseudo-random sequence of signs of a large sequence length | |
US20050010789A1 (en) | Device and method for data protection by scrambling address lines | |
KR960035436A (ko) | 고밀도 판독 전용 메모리 장치와 디지탈 신호 회복 방법 | |
US7809141B2 (en) | Ciphering by blocks of the content of a memory external to a processor | |
JP3153155B2 (ja) | 半導体メモリ | |
GB2260431A (en) | Data security for programmable logic devices | |
KR940009845A (ko) | 시큐리티회로 | |
JP2000181802A (ja) | 半導体記憶装置 | |
KR890012316A (ko) | 프로그램가능한 메모리 데이터 보호회로 | |
JPH07219852A (ja) | 半導体メモリ装置 | |
KR0172823B1 (ko) | 엠씨유 프로그램 데이타의 보호방법 | |
JP2005085398A (ja) | 不揮発性メモリ | |
US20190385686A1 (en) | Memory control apparatus, information processing apparatus, and memory control method | |
KR100295647B1 (ko) | 메모리데이터보호회로 | |
KR100232215B1 (ko) | 데이타 보호회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070413 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |