JP3324001B2 - 半導体プログラマブル論理回路用データ機密保護装置 - Google Patents

半導体プログラマブル論理回路用データ機密保護装置

Info

Publication number
JP3324001B2
JP3324001B2 JP27047892A JP27047892A JP3324001B2 JP 3324001 B2 JP3324001 B2 JP 3324001B2 JP 27047892 A JP27047892 A JP 27047892A JP 27047892 A JP27047892 A JP 27047892A JP 3324001 B2 JP3324001 B2 JP 3324001B2
Authority
JP
Japan
Prior art keywords
data
programmable logic
logic circuit
security device
data security
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27047892A
Other languages
English (en)
Other versions
JPH05257678A (ja
Inventor
オースチン ケネス
Original Assignee
モトローラ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトローラ インコーポレーテッド filed Critical モトローラ インコーポレーテッド
Publication of JPH05257678A publication Critical patent/JPH05257678A/ja
Application granted granted Critical
Publication of JP3324001B2 publication Critical patent/JP3324001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体プログラマブル
論理回路用データ機密保護装置に関し、特に、半導体プ
ログラマブル論理回路（ＰＬＤ）を作動するのに必要な
回路構成データを内部に保持するスタティックランダム
アクセスメモリ（ＳＲＡＭ）等の記憶手段を有する種類
のＰＬＤに有効なものに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】適宜な
回路構成データは、ＰＬＤに読み込まれる前に、通常、
イレイサブルプログラマブルリードオンリーメモリ（Ｅ
ＰＲＯＭ）等の外部記憶媒体に保持されることはよく知
られている。現状の回路構成データのＰＬＤへの読み込
み装置には、コピーを容易に取り出せる結果、貴重な機
密性を要する回路情報の不法な複製が容易であるという
不利益がある。このため、回路情報の複写を防ぐことが
強く望まれている。
【０００３】本発明は、このような回路情報の不法な複
製を防ぐための構成データ読み込み用のデータ機密保護
装置を提供することにより、このような不利益を解消す
ることを目的とする。
【０００４】
【課題を解決するための手段】このため、本発明に係る
半導体プログラマブル論理回路用データ機密保護装置
は、プログラマブル論理回路の外部にあるデータコード
手段及び第１の記憶手段と、第２の記憶手段とともにプ
ログラマブル論理回路に組み込まれたデータデコード手
段とを含んで構成され、データコード手段は始動操作デ
ータをコード化し、第１の記憶手段はコード化された始
動操作データを記憶する。また、データデコード手段
は、第１の記憶手段から読み出されたコード化された始
動操作データを第２の記憶手段に読み込む前に始動操作
データ形式にデコード化する構成とした。
【０００５】データコード手段及びデータデコード手段
は、各々プリロード入力端とＤＡＴＡ入力端を有する３
１ビット最大長シフトレジスタで構成される擬似ランダ
ムシーケンス発生器を有するのが好ましく、前記シフト
レジスタは全長2,147,483,687 ビットに相当する擬似ラ
ンダムシーケンスを生成するよう構成する。最大長シフ
トレジスタの２つのビット端の出力は、EXCLUSIVE-OR論
理演算手段に入力されるのが好ましく、EXCLUSIVE-OR論
理演算手段の出力は、最大長シフトレジスタのＤＡＴＡ
入力端に入力する構成とする。
【０００６】３１ビットのキー値で構成される所定のシ
ーケンス開始コードをプリロード入力端に与えることに
より、最大長シフトレジスタに擬似ランダムシーケンス
内の特定ポイントで当該シーケンスを開始させるように
するのが好ましい。データコード手段内の最大長シフト
レジスタへのシーケンス開始コードは、キーボード又は
保管ファイルから入力するのに対して、データデコード
手段内の最大長シフトレジスタへのシーケンス開始コー
ドは、プログラマブル論理回路内の不揮発性記憶装置か
ら入力するのが好ましい。
【０００７】プログラマブル論理回路を作動可能にする
ために使用されるデータは、回路構成データであるのが
好ましく、このデータは、コード化された回路構成デー
タを出力するためにEXCLUSIVE-OR論理機能に擬似ランダ
ムシーケンスと共に入力される回路構成データ用として
データコード手段に与えられる。データデコード手段内
の擬似ランダムシーケンスとコード化された回路構成デ
ータは、デコード化された回路構成データを出力するた
めにプログラマブル論理回路内のEXCLUSIVE-OR論理演算
手段に入力されるのが好ましい。
【０００８】第１の記憶手段をＲＯＭで構成するのに対
して、第２の記憶手段はＳＲＡＭで構成する。
【０００９】
【作用】かかる構成において、プログラマブル論理回路
で読み込む始動操作データを、読み込み以前にプログラ
マブル論理回路の外部にあるデータコード手段でコード
化し、コード化した始動操作データを同じくプログラマ
ブル論理回路の外部にある第１の記憶手段に記憶させて
保管する。そして、プログラマブル論理回路で始動操作
データを使用する際には、第１の記憶手段に記憶保管さ
れているコード化された始動操作データを、プログラマ
ブル論理回路内の第２の記憶手段に記憶させる前に、プ
ログラマブル論理回路内のデータデコード手段でデコー
ド化して、コード化される以前の状態に戻してから第２
の記憶手段に記憶させる。
【００１０】このように、外部の記憶媒体には、始動操
作データをコード化して記憶させることにより、ここに
記憶されているデータが複写されたとしても有用なデー
タを与えることはない。
【００１１】
【実施例】以下、本発明を容易に理解するために、添付
の図面とともに実施例を説明する。図１において、プロ
グラマブル論理回路１１は、ＰＬＤで示されるブロック
で表示される。ＰＬＤ１１に読み込まれたデータの機密
保護を容易にするために、ＰＬＤ１１に読み込まれる始
動操作データとしての回路構成データをコード化するた
めのデータコード手段が設けられ、同様に、コード化さ
れた回路構成データをＰＬＤ１１内でデコード化するた
めのデータデコード手段がＰＬＤ１１内に設けられる。
【００１２】データコード手段を更に詳細に説明する
と、最大長の擬似ランダム出力列を発生する特定形式の
シフトレジスタ１２が設けられる。このような種類のシ
フトレジスタは、「最大長シフトレジスタ」として知ら
れており、本件出願では、擬似ランダムシーケンスの全
長は2,147,483,647 ビットに相当するように構成される
（Don Lancaster によるCMOS COOK BOOK 318〜323 頁、
1980年 Howard W SamsCorp発行、参照) 。
【００１３】これは、特定方法でシフトレジスタ１２の
特定出力１４及び１５を、シフトレジスタ１２のＤＡＴ
Ａ入力端１３にフィードバックすることにより達成され
る。本件の場合、２つのビット端Ｂ２８とＢ３１からの
出力１４と１５の両方が、EXCLUSIVE-OR論理演算手段と
してのEXCLUSIVE-ORゲート１６に入力され、このEXCLUS
IVE-ORゲート16の出力がＤＡＴＡ入力１３端に入力され
る。シフトレジスタ１２がクロック入力信号（ＣＬＫ）
１７により連続的に駆動される場合は、生成された擬似
ランダムシーケンスは連続して反復される。
【００１４】データコード手段におけるシフトレジスタ
１２には、一般に、キーボード１９を介して又は選択的
に保管ファイルからプリロード入力端１８に入力される
各々３１ビットからなる異なるキー値のうちの所定の１
つがパラレルに事前に読み込まれる。シーケンス開始コ
ードとも呼ばれるキー値によって、シフトレジスタ１２
に擬似ランダムシーケンス内の特定ポイントで当該シー
ケンスを開始させることにより、必要な場合にいつでも
同一のシーケンスを再現する。
【００１５】EXCLUSIVE-ORゲート１６からの擬似ランダ
ムシーケンス出力は、入力２１として別のEXCLUSIVE-OR
ゲート２０に入力される。回路構成配置ソフトウェアか
ら発生されたコード化される回路構成データＣＤＩは、
入力２２としてEXCLUSIVE-ORゲート２０に入力される。
EXCLUSIVE-ORゲート２０からの出力２３は、コード化さ
れた回路構成データＣＤＯＣとなる。
【００１６】コード化された回路構成データＣＤＯＣ
は、EXCLUSIVE-ORゲート２０から、一般的にはＲＯＭで
ある第１の記憶手段（ＲＯＭ）２４に出力され、ここで
ＰＬＤ１１の要求があるまで保持される。ここで、第１
の記憶手段２４に記憶された回路構成データは、コード
化されて保管されるので、この形式で複写されても有用
な回路情報を与えることはない。
【００１７】回路構成データを第１の記憶手段２４から
読み出してＰＬＤ１１内で使用するには、データを元の
形式に再生する必要があり、これはデータデコード手段
により行われる。データデコード手段では、データコー
ド手段で使用されたのと同じビット数の擬似ランダムシ
ーケンスを再生する必要がある。従って、ＰＬＤ１１
に、データコード手段で使用されるシフトレジスタ１２
と同じ形式の３１ビット最大長シフトレジスタ２５を組
み込む。
【００１８】正確且つ有効にデコード化するために、シ
フトレジスタ２５は、シフトレジスタ１２がその疑似ラ
ンダムシーケンスを開始したポイントと対応するポイン
トで擬似ランダムシーケンスを開始する必要がある。従
って、シフトレジスタ１２をスタートさせるのに使用し
たのと同一の、所定の３１ビットのキー値或いはシーケ
ンス開始コードを、シフトレジスタ２５のプリロード入
力端２６にパラレルに与えて、シフトレジスタ１２と同
一のシーケンスポイントでシーケンスを開始させること
により、同一の擬似ランダムシーケンスを発生する。
【００１９】必要な３１ビットのキー値は入力２７で与
えられて、ＰＬＤ１１の不揮発性メモリ例えばＥＰＲＯ
Ｍ２８またはヒュージブルリンクに記憶される。シフト
レジスタ２５はシフトレジスタ１２と同様の方法で作動
し、２つのビット端Ｂ２８とＢ３１の出力はEXCLUSIVE-
ORゲート２９に入力され、EXCLUSIVE-ORゲート２９の出
力はシフトレジスタ２５のＤＡＴＡ入力端３０に与えら
れる。シフトレジスタ２５は、クロック入力信号（ＣＬ
Ｋ）３２により駆動される。
【００２０】EXCLUSIVE-ORゲート２９からの擬似ランダ
ムシーケンス出力は別のEXCLUSIVE-ORゲート３４への入
力３３となり、第１の記憶手段２４からの出力３５であ
るコード化された回路構成データＣＤＩＣはEXCLUSIVE-
ORゲート３４への第２の入力３６となる。EXCLUSIVE-OR
ゲート３４の２つの信号入力に関する機能はシリアルの
始動操作データ（回路構成データ）の出力（ＣＤＯＤ）
３７を生成する。この始動操作データはＰＬＤ１１内で
使用するのに都合が良く、例えばＳＲＡＭ３８からなる
第２の記憶手段に読み込む。
【００２１】
【発明の効果】以上説明したように本発明によれば、プ
ログラマブル論理回路で使用される始動操作データを、
外部の記憶媒体に記憶保管する際にはコード化して保管
し、プログラマブル論理回路で使用する時には、コード
化されたデータを論理回路内のデコーダ手段でデコード
して元の状態にデータを再生する構成としたので、外部
記憶媒体から複写されてもそのまま使用できず、重要な
回路情報データが不法に複写されることを防止できる。
【図面の簡単な説明】
【図１】 本発明によるデータ機密保護装置の概略を示
す回路構成図。
【符号の説明】
１１ プログラマブル論理回路（ＰＬＤ） １２，２５ ３１ビット最大長シフトレジスタ １６，２０，２９，３４ EXCLUSIVE-ORゲート １９ キーボード ２４ ＲＯＭ ２８ ＥＰＲＯＭ ３８ ＳＲＡＭ
フロントページの続き (56)参考文献 特開 平４−314133（ＪＰ，Ａ) 特開 平３−198521（ＪＰ，Ａ) 特開 昭63−29842（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/00,9/06

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】プログラマブル論理回路（１１）の外部に
    あるデータコード手段及び第１の記憶手段（２４）と、
    第２の記憶手段（３８）とともにプログラマブル論理回
    路（１１）に組み込まれたデータデコード手段とを含ん
    で構成されるデータ機密保護装置であって、前記データ
    コード手段は始動操作データ（２２）をコード化し、前
    記第１の記憶手段（２４）はコード化された始動操作デ
    ータ（２３）を記憶し、また、前記データデコード手段
    は第１の記憶手段（２４）から読み出されたコード化さ
    れた始動操作データ（３５）を第２の記憶手段（３８）
    に読み込む前に始動操作データ（２２）にデコード化す
    ることを特徴とする半導体プログラマブル論理回路用デ
    ータ機密保護装置。
  2. 【請求項２】前記データコード手段と前記データデコー
    ド手段が、各々擬似ランダムシーケンス発生器を含んで
    なることを特徴とする請求項１に記載の半導体プログラ
    マブル論理回路用データ機密保護装置。
  3. 【請求項３】前記各擬似ランダムシーケンス発生器が、
    全長2,147,483,647 ビットに相当する擬似ランダムシー
    ケンスを生成する３１ビット最大長シフトレジスタ（１
    ２、２５）で構成されることを特徴とする請求項２に記
    載の半導体プログラマブル論理回路用データ機密保護装
    置。
  4. 【請求項４】前記各最大長シフトレジスタ（１２、２
    ５）がプリロード入力端とＤＡＴＡ入力端を有すること
    を特徴とする請求項３に記載の半導体プログラマブル論
    理回路用データ機密保護装置。
  5. 【請求項５】前記各最大長シフトレジスタ（１２、１
    ５）の２つのビット端（Ｂ２８、Ｂ３１）の出力が、そ
    れぞれのEXCLUSIVE-OR論理演算手段（１６、２９）に入
    力され、前記各EXCLUSIVE-OR論理演算手段（１６，２
    ９）の出力は対応する各最大長シフトレジスタ（１２、
    ２５）のＤＡＴＡ入力端に入力されることを特徴とする
    請求項４に記載の半導体プログラマブル論理回路用デー
    タ機密保護装置。
  6. 【請求項６】３１ビットのキー値で構成される所定のシ
    ーケンス開始コードを前記各プリロード入力端（１８，
    ２６）に与えて、前記各最大長シフトレジスタ（１２、
    ２５）に擬似ランダムシーケンスの特定ポイントで当該
    シーケンスを開始させることを特徴とする請求項４又は
    ５に記載の半導体プログラマブル論理回路用データ機密
    保護装置。
  7. 【請求項７】前記データコード手段内の最大長シフトレ
    ジスタ（１２）に与えるシーケンス開始コードは、キー
    ボード（１９）又は保管ファイルから入力されることを
    特徴とする請求項６に記載の半導体プログラマブル論理
    回路用データ機密保護装置。
  8. 【請求項８】前記データデコード手段内の最大長シフト
    レジスタ（２５）に与えるシーケンス開始コードは、プ
    ログラマブル論理回路（１１）内の不揮発性メモリ（２
    ８）から入力されることを特徴とする請求項６又は７に
    記載の半導体プログラマブル論理回路用データ機密保護
    装置。
  9. 【請求項９】始動操作データ（２２）が回路構成データ
    であり、回路構成データと擬似ランダムシーケンスが前
    記データコード手段内でEXCLUSIVE-OR論理演算手段（２
    ０）に入力され、該EXCLUSIVE-OR論理演算手段（２０）
    はコード化された回路構成データを出力することを特徴
    とする請求項３〜８のいずれか１つに記載の半導体プロ
    グラマブル論理回路用データ機密保護装置。
  10. 【請求項１０】デコード化された回路構成データを出力
    するために擬似ランダムシーケンスとコード化された回
    路構成データ３５がデータデコード手段内のEXCLUSIVE-
    OR論理演算手段（３４）に入力されることを特徴とする
    請求項９に記載の半導体プログラマブル論理回路用デー
    タ機密保護装置。
  11. 【請求項１１】第１の記憶手段がＲＯＭ（２４）で構成
    されることを特徴とする請求項１に記載の半導体プログ
    ラマブル論理回路用データ機密保護装置。
  12. 【請求項１２】第２の記憶手段がＳＲＡＭ（３８）で構
    成されることを特徴とする請求項１に記載の半導体プロ
    グラマブル論理回路用データ機密保護装置。
JP27047892A 1991-10-11 1992-10-08 半導体プログラマブル論理回路用データ機密保護装置 Expired - Fee Related JP3324001B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB919121591A GB9121591D0 (en) 1991-10-11 1991-10-11 Data security arrangement for semiconductor programmable logic devices
GB9121591:3 1991-10-11

Publications (2)

Publication Number Publication Date
JPH05257678A JPH05257678A (ja) 1993-10-08
JP3324001B2 true JP3324001B2 (ja) 2002-09-17

Family

ID=10702763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27047892A Expired - Fee Related JP3324001B2 (ja) 1991-10-11 1992-10-08 半導体プログラマブル論理回路用データ機密保護装置

Country Status (8)

Country Link
US (1) US5388157A (ja)
EP (1) EP0536943B1 (ja)
JP (1) JP3324001B2 (ja)
KR (1) KR100301265B1 (ja)
AT (1) ATE182016T1 (ja)
CA (1) CA2080299C (ja)
DE (1) DE69229531T2 (ja)
GB (1) GB9121591D0 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5860099A (en) 1993-05-12 1999-01-12 Usar Systems, Inc. Stored program system with protected memory and secure signature extraction
FR2711833B1 (fr) * 1993-10-28 1995-12-01 Sgs Thomson Microelectronics Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré.
DE4419635C2 (de) * 1994-06-04 1996-08-29 Esd Vermoegensverwaltungsgesel Microcontrollersicherungsverfahren
US5675645A (en) 1995-04-18 1997-10-07 Ricoh Company, Ltd. Method and apparatus for securing executable programs against copying
EP0787328B1 (en) * 1995-08-11 2002-10-23 International Business Machines Corporation Method for verifying the configuration of a computer system
US5768372A (en) * 1996-03-13 1998-06-16 Altera Corporation Method and apparatus for securing programming data of a programmable logic device
JP3783800B2 (ja) * 1996-08-09 2006-06-07 富士通株式会社 プログラマブルな論理素子／装置を用いた暗号化／復号化装置および方法
US5970142A (en) * 1996-08-26 1999-10-19 Xilinx, Inc. Configuration stream encryption
US6356637B1 (en) 1998-09-18 2002-03-12 Sun Microsystems, Inc. Field programmable gate arrays
US6654889B1 (en) * 1999-02-19 2003-11-25 Xilinx, Inc. Method and apparatus for protecting proprietary configuration data for programmable logic devices
US20070288765A1 (en) * 1999-12-22 2007-12-13 Kean Thomas A Method and Apparatus for Secure Configuration of a Field Programmable Gate Array
GB9930145D0 (en) 1999-12-22 2000-02-09 Kean Thomas A Method and apparatus for secure configuration of a field programmable gate array
US7240218B2 (en) * 2000-02-08 2007-07-03 Algotronix, Ltd. Method of using a mask programmed key to securely configure a field programmable gate array
DE60040064D1 (de) * 2000-07-04 2008-10-09 Sun Microsystems Inc Anwenderprogrammierbare Gatterfelder (FPGA) und Verfahren zur Bearbeitung von FPGA-Konfigurationsdaten
US6331784B1 (en) 2000-07-28 2001-12-18 Atmel Corporation Secure programmable logic device
US7484081B1 (en) 2000-10-10 2009-01-27 Altera Corporation Method and apparatus for protecting designs in SRAM-based programmable logic devices
US7117372B1 (en) 2000-11-28 2006-10-03 Xilinx, Inc. Programmable logic device with decryption and structure for preventing design relocation
US7058177B1 (en) 2000-11-28 2006-06-06 Xilinx, Inc. Partially encrypted bitstream method
US6441641B1 (en) * 2000-11-28 2002-08-27 Xilinx, Inc. Programmable logic device with partial battery backup
US6965675B1 (en) 2000-11-28 2005-11-15 Xilinx, Inc. Structure and method for loading encryption keys through a test access port
US7117373B1 (en) 2000-11-28 2006-10-03 Xilinx, Inc. Bitstream for configuring a PLD with encrypted design data
US6957340B1 (en) 2000-11-28 2005-10-18 Xilinx, Inc. Encryption key for multi-key encryption in programmable logic device
US6931543B1 (en) 2000-11-28 2005-08-16 Xilinx, Inc. Programmable logic device with decryption algorithm and decryption key
US6366117B1 (en) 2000-11-28 2002-04-02 Xilinx, Inc. Nonvolatile/battery-backed key in PLD
US6981153B1 (en) 2000-11-28 2005-12-27 Xilinx, Inc. Programmable logic device with method of preventing readback
US6941456B2 (en) * 2001-05-02 2005-09-06 Sun Microsystems, Inc. Method, system, and program for encrypting files in a computer system
GB0114317D0 (en) * 2001-06-13 2001-08-01 Kean Thomas A Method of protecting intellectual property cores on field programmable gate array
US7558967B2 (en) * 2001-09-13 2009-07-07 Actel Corporation Encryption for a stream file in an FPGA integrated circuit
JP2004007472A (ja) * 2002-03-22 2004-01-08 Toshiba Corp 半導体集積回路、データ転送システム、及びデータ転送方法
US6996713B1 (en) 2002-03-29 2006-02-07 Xilinx, Inc. Method and apparatus for protecting proprietary decryption keys for programmable logic devices
US7162644B1 (en) 2002-03-29 2007-01-09 Xilinx, Inc. Methods and circuits for protecting proprietary configuration data for programmable logic devices
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
US8051303B2 (en) * 2002-06-10 2011-11-01 Hewlett-Packard Development Company, L.P. Secure read and write access to configuration registers in computer devices
US7653820B1 (en) * 2003-10-31 2010-01-26 Xilinx, Inc. System and method for securing using decryption keys during FPGA configuration using a microcontroller
JP4294514B2 (ja) * 2004-03-05 2009-07-15 シャープ株式会社 半導体装置および電子装置
US8566616B1 (en) 2004-09-10 2013-10-22 Altera Corporation Method and apparatus for protecting designs in SRAM-based programmable logic devices and the like
US8612772B1 (en) 2004-09-10 2013-12-17 Altera Corporation Security core using soft key
WO2006071380A2 (en) * 2004-11-12 2006-07-06 Pufco, Inc. Securely field configurable device
US7685418B1 (en) 2005-01-19 2010-03-23 Altera Corporation Mechanisms and techniques for protecting intellectual property
US8670561B1 (en) * 2005-06-02 2014-03-11 Altera Corporation Method and apparatus for limiting use of IP
EP1977511B1 (en) * 2006-01-24 2011-04-06 Verayo, Inc. Signal generator based device security
WO2009079050A2 (en) * 2007-09-19 2009-06-25 Verayo, Inc. Authentication with physical unclonable functions
US8095800B2 (en) 2008-11-20 2012-01-10 General Dynamics C4 System, Inc. Secure configuration of programmable logic device
TWI498827B (zh) * 2008-11-21 2015-09-01 Verayo Inc 非連網射頻辨識裝置物理不可複製功能之鑑認技術
US7906983B2 (en) * 2008-12-08 2011-03-15 Intuitive Research And Technology Programmable logic device having an embedded test logic with secure access control
US8811615B2 (en) * 2009-08-05 2014-08-19 Verayo, Inc. Index-based coding with a pseudo-random source
US8468186B2 (en) * 2009-08-05 2013-06-18 Verayo, Inc. Combination of values from a pseudo-random source
EP2334005A1 (en) * 2009-12-11 2011-06-15 Nxp B.V. Integrated circuit and method of producing same
US8627105B2 (en) 2011-04-29 2014-01-07 Altera Corporation Method and apparatus for securing programming data of a programmable device
US8461863B2 (en) 2011-04-29 2013-06-11 Altera Corporation Method and apparatus for securing a programmable device using a kill switch
US8719957B2 (en) 2011-04-29 2014-05-06 Altera Corporation Systems and methods for detecting and mitigating programmable logic device tampering
US8736299B1 (en) 2011-04-29 2014-05-27 Altera Corporation Setting security features of programmable logic devices
US9026873B2 (en) 2013-07-23 2015-05-05 Altera Coporation Method and apparatus for securing configuration scan chains of a programmable device
US10540298B2 (en) 2017-09-28 2020-01-21 Hewlett Packard Enterprise Development Lp Protected datasets on tape cartridges

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4262329A (en) * 1978-03-27 1981-04-14 Computation Planning, Inc. Security system for data processing
US4593353A (en) * 1981-10-26 1986-06-03 Telecommunications Associates, Inc. Software protection method and apparatus
EP0114522A3 (en) * 1982-12-27 1986-12-30 Synertek Inc. Rom protection device
US4847902A (en) * 1984-02-10 1989-07-11 Prime Computer, Inc. Digital computer system for executing encrypted programs
JPS60177498A (ja) * 1984-02-23 1985-09-11 Fujitsu Ltd 半導体記憶装置
US4698617A (en) * 1984-05-22 1987-10-06 American Microsystems, Inc. ROM Protection scheme
ATE83867T1 (de) * 1986-03-06 1993-01-15 Advanced Micro Devices Inc Programmierbare logische vorrichtung.
US5007082A (en) * 1988-08-03 1991-04-09 Kelly Services, Inc. Computer software encryption apparatus
US5224166A (en) * 1992-08-11 1993-06-29 International Business Machines Corporation System for seamless processing of encrypted and non-encrypted data and instructions

Also Published As

Publication number Publication date
DE69229531T2 (de) 2000-03-23
GB9121591D0 (en) 1991-11-27
EP0536943A2 (en) 1993-04-14
EP0536943A3 (en) 1993-06-16
CA2080299C (en) 2002-12-24
JPH05257678A (ja) 1993-10-08
US5388157A (en) 1995-02-07
ATE182016T1 (de) 1999-07-15
DE69229531D1 (de) 1999-08-12
CA2080299A1 (en) 1993-04-12
KR930008851A (ko) 1993-05-22
KR100301265B1 (ko) 2001-10-22
EP0536943B1 (en) 1999-07-07

Similar Documents

Publication Publication Date Title
JP3324001B2 (ja) 半導体プログラマブル論理回路用データ機密保護装置
US4593353A (en) Software protection method and apparatus
TW472488B (en) Field programmable gate array with program encryption
US5915017A (en) Method and apparatus for securing programming data of programmable logic device
JPH01296361A (ja) メモリカード
JP2004515180A (ja) リードバックを防止する方法を備えたプログラマブルロジックデバイス
CA2593441A1 (en) Method and system for microprocessor data security
US6519702B1 (en) Method and apparatus for limiting security attacks via data copied into computer memory
CN101116081A (zh) 用于微处理器数据安全的方法和系统
CA1147823A (en) Crypto microprocessor for executing enciphered programs
TW502232B (en) Method of decrypting data stored on a storage device using an embedded encryption/decryption means
US4780840A (en) Method of generating a pseudo-random sequence of signs of a large sequence length
JP3153155B2 (ja) 半導体メモリ
JPH03204053A (ja) 読出し専用メモリ
JPH037981B2 (ja)
JPH07219852A (ja) 半導体メモリ装置
GB2260431A (en) Data security for programmable logic devices
JP2000181802A (ja) 半導体記憶装置
JP2005085398A (ja) 不揮発性メモリ
JPH0877076A (ja) 不揮発性メモリ
GB2129586A (en) Improvements in or relating to memory systems
US20010034838A1 (en) Control program, device including the control program, method for creating the control program, and method for operating the control program
JPS62236054A (ja) 半導体記憶装置
JPS63113729A (ja) Ｉｃカ−ド
JP2928026B2 (ja) 記憶情報保護装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees