KR930008613A - 중신(重信)직렬 메모리를 액세스하는 방법 및 장치 - Google Patents

중신(重信)직렬 메모리를 액세스하는 방법 및 장치 Download PDF

Info

Publication number
KR930008613A
KR930008613A KR1019920018973A KR920018973A KR930008613A KR 930008613 A KR930008613 A KR 930008613A KR 1019920018973 A KR1019920018973 A KR 1019920018973A KR 920018973 A KR920018973 A KR 920018973A KR 930008613 A KR930008613 A KR 930008613A
Authority
KR
South Korea
Prior art keywords
address space
memory map
predetermined
electronic device
data transfer
Prior art date
Application number
KR1019920018973A
Other languages
English (en)
Inventor
제프 리 알.
더블유. 와트슨 브루스
Original Assignee
존 엠. 클락
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락
Publication of KR930008613A publication Critical patent/KR930008613A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

어드레스 공간을 보유하면서 컴퓨터에 여분의 메모리 능력을 제공하는 메모리 디바이스는 표준 27512EPROM과 양립할수 있는 편이다. 27512EPROM과 기능상 동일한 비휘발성 저장 디바이스를 제공하는 것이외에도, 상기디바이스는 또한 1K바이트의 EEPROM 저장 디바이스를 제공한다.
그러한 메모리 디바이스는 27512,27256,27128 또는 2764 EPROM디바이스중 어느 한 EPROM디바이스로 대용될수 있으며, 상기 EPROM동작에 투명한 판독/기록 비휘발성 저장 디바이스를 제공한다.

Description

중신(重信)직렬 메모리를 액세스하는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 2차 직렬 메모리 디바이스를 사용하는 본 발명의 특정실시예를 보여주는 블록 다이어그램,
제2도는 2차 메모리 맵(map) 디바이스로서 병렬된 8개의 직렬 메모리 디바이스를 사용하는 본 발명의 특정 실시예를 보여주는 블록 다이어그램,
제3도는 표준 전기적으로 프로그램가능한 판독 전용 메모리(Electrically Programmable Read Only Memory; EPROM)와 양립될수 있는 디바이스 핀에 관한 것이며, EPROM 및 전기적으로 소거가능하고 프로그램가능한 판독전용 메모리 (Electrically Erasable Programmable Read Only Memory; EEPROM) 저장디바이스를 제공하는 본 발명의 특정 실시예를 보여주는 블록 다이어그램.

Claims (1)

  1. 제1의 미리 결정된 제한 어드레스 공간을 갖는 제1의 메모리 맵 디바이스를 사용하며 어드레스와 함께 데이타 전송 동작을 이행할수 있는 전자 디바이스에 있어서, a)상기 전자 디바이스에 의해 사용되며, 상기 제l의 미리 결정된 제한 어드레스 공간내에 부가적으로 포함된 중복 어드레스 공간을 포함하는 제2의 미리 결정된 어드레스 공간을 갖는 제2의 메모리 맵 디바이스 및 b) i)상기 전자 디바이스에 의한 제1의 미리 결정된 제한 어드레스 공간으로의 데이타 전송 동작이 상기 제1의 메모리 맵 디바이스를 액세스하는 1차 모드에서 동작하도록 하고, ii)상기 중복 어드레스 공간내에서의 최소한 미리 결정된 한 세트의 데이타 전송 동작이 상기 제2의 메모리 맵 디바이스를 액세스 하는 2차 모드에서 동작하도록 하며, iii)상기 전자 디바이스로 부터 발생되고 하나 이상의 미리 결정된 데이타 전송 동작을 포함하는 2차 모드 이네이블 신호를 인식하도록 하기 위하여, 상기 제1의 메모리 맵 디바이스와 상기 2차 메모리 맵 디바이스에 연결됨으로써 상기 2차 모드 이네이블 신호를 인식할 경우 2차을 포함하는 개선된 전자 디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018973A 1991-10-16 1992-10-15 중신(重信)직렬 메모리를 액세스하는 방법 및 장치 KR930008613A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US77784191A 1991-10-16 1991-10-16
US07/777,841 1991-10-16

Publications (1)

Publication Number Publication Date
KR930008613A true KR930008613A (ko) 1993-05-21

Family

ID=25111473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018973A KR930008613A (ko) 1991-10-16 1992-10-15 중신(重信)직렬 메모리를 액세스하는 방법 및 장치

Country Status (3)

Country Link
EP (1) EP0537914A1 (ko)
JP (1) JPH05233436A (ko)
KR (1) KR930008613A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831522A (en) * 1987-02-17 1989-05-16 Microlytics, Inc. Circuit and method for page addressing read only memory

Also Published As

Publication number Publication date
EP0537914A1 (en) 1993-04-21
JPH05233436A (ja) 1993-09-10

Similar Documents

Publication Publication Date Title
KR870005309A (ko) 휴대할 수 있는 전자장치
KR930020469A (ko) 불휘발성 반도체 메모리 장치
KR960029984A (ko) 반도체 디스크 장치
KR930020467A (ko) 불휘발성 반도체 기억장치
KR910010534A (ko) 반도체 기억장치의 용장회로
KR910008581A (ko) 마이크로 콘트롤러
KR930022379A (ko) 메모리 카드 장치
KR910012925A (ko) 개인용 컴퓨터 시스템의 부품 및, 메모리를 초기화 및 어드레싱 시키는 방법
KR960039947A (ko) 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치
KR860003551A (ko) 기 억 회 로
KR880000960A (ko) 반도체 메모리
KR900013621A (ko) 반도체장치
KR950025777A (ko) 반도체메모리장치
DE69002399D1 (de) Elektronischer wegstreckenzaehler.
KR910014819A (ko) 듀얼-포트 캐쉬 태그 메모리
KR970051327A (ko) 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리
KR910005316A (ko) 반도체 불휘발성 메모리장치
KR930008613A (ko) 중신(重信)직렬 메모리를 액세스하는 방법 및 장치
JPH043394A (ja) 半導体不揮発性記憶装置
KR890012316A (ko) 프로그램가능한 메모리 데이터 보호회로
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR920001532A (ko) 이중포트메모리장치
KR900005315A (ko) 데이타 처리시스템의 개발방법 및 데이타 처리용 반도체 집적회로
KR950001724A (ko) 에러정정용 메모리장치
KR910010340A (ko) 확장 어드레싱 회로 및 접합기 카드

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid