KR930005221A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR930005221A
KR930005221A KR1019920015169A KR920015169A KR930005221A KR 930005221 A KR930005221 A KR 930005221A KR 1019920015169 A KR1019920015169 A KR 1019920015169A KR 920015169 A KR920015169 A KR 920015169A KR 930005221 A KR930005221 A KR 930005221A
Authority
KR
South Korea
Prior art keywords
charge
memory device
write
semiconductor memory
fet
Prior art date
Application number
KR1019920015169A
Other languages
English (en)
Other versions
KR100254006B1 (ko
Inventor
다이 히사모또
쇼지 슈꾸리
가즈히꼬 사가라
신이찌로 기무라
신이찌 미나미
에이지 다께다
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR930005221A publication Critical patent/KR930005221A/ko
Application granted granted Critical
Publication of KR100254006B1 publication Critical patent/KR100254006B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예의 단면도.

Claims (31)

  1. 전하축적부, 적어도 하나의 라이트 터널링 절연물을 구비하고 상기 전하축적부을 완전히 3차원적으로 둘러싸는 절연 수단, 상기 전하 축적부와 대향하는 상기 라이트 터널링 절연물의 측면에 있고, 데이타를 라이트하기 위해 상기 전하 축적부에 의해 유지된 전하를 변경하도륵 상기 라이트 터널링 절연물을 통해 적어도 하나의 전하캐리어를 선택적으로 터널링하는 라이트 수단과 상기 전하 축적부와 대향하는 상기 절연 수단의 측면에 있고, 상기 전하 축적부에 의해 유지된 전하에 따라 데이타를 리드하는 리드 수단을 포함하는 반도체 메모리 장치.
  2. 특허청구의 범위 제1항에 있어서, 리드하기 위한 상기 리드 수단은 상기 전하 축적부에 의해 발생된 전계효과에 따르고, 상기 전하 축적부에 의해 유지된 전하를 변경하는 일 없이 비파괴적으로 데이타를 리드하는 반도체 메모리 장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 리드 수단은 전계 효과 트랜지스터인 반도체 메모리 장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 전계 효과 트랜지스터는 상기 전하 축적부와 대향하는 상기 절연 수단의 측면과 접촉하는 채널부, 상기 채널부 및 상기 전하 축적부에서 떨어진 게이트, 드레인 및 소오스를 갖는 반도체 메모리 장치.
  5. 특허청구의 범위 제4항에 있어서, 상기 드레인과 소오스중의 하나는 상기 라이트 수단의 일부이기도 한 반도체 메모리 장치.
  6. 특허청구의 범위 제5항에 있어서, 상기 라이트 수단은 또 데이타를 라이트 하기 위해 라이트 터널링 절연물을 향해 전하 캐리어를 가속시키기 위해 PN 접합을 형성하도록 상기 드레인과 소오스중의 하나와 접촉하고 다른 도전형의 전극을 구비하는 반도체 메모리 장치.
  7. 특허청구의 범위 제3항에 있어서, 상기 전계 효과 트랜지스터는 SOI MOSFET인 반도체 메모리 장치.
  8. 특허청구의 범위 제1항에 있어서, 상기 라이트 수단은 PN접합을 형성하는 하나의 도전형의 베이스 및 다른 도전형의 컬렉터이고, 상기 베이스는 상기 컬렉터와 상기 라이트 터널링 절연물 및 상기 전하 축적부사이에 있는 반도체 메모리 장치.
  9. 특허청구의 범위 제8항에 있어서, 상기 전하 축적부, 상기 베이스부 및 상기 컬렉터부는 바이폴라 트랜지스터를 형성하는 반도체 메모리 장치.
  10. 특허청구의 범위 제9항에 있어서, 상기 바이폴라 트랜지스터는 하나의 메모리 셀의 라이트 소자를 구성하고, 상기 라이트 수단은 스위칭 수단을 구비하고, 상기 라이트 수단, 리드 수단, 절연 수단 및 전하 축적부는 하나의 메모리 셀을 구성하고, 또 여러개의 동일한 메모리 셀, 다른 여러개의 상기 메모리 셀의 스위칭 소자에 각각 접속된 여러개의 워드선, 상기 메모리 셀의 제1의 군의 모든 다른 상기 드레인 및 소오스에 접속된 제1의 비트선과 액티브 워드선에 접속핀 라이트 소자를 선택하도록 액티브 워드선이 상기 스위칭 소자를 동작시키기 위해 상기 제1의 비트선 및 상기 워드선과 함께 매트릭스를 형성하도록 상기 메모리 셀의 다른군의 모든 다른 상기 드레인 및 소오스에 접속된 제2의 비트선을 포함하는 반도체 메모리 장치.
  11. 특허청구의 범위 제10항에 있어서, 또 대응하는 워드선과 관련되어 각각의 메모리 셀 사이를 접속하는 여러개의 플레이트선을 포함하며, 상기 플레이트선은 상기 바이폴라 트랜지스터의 컬렉터에 접속되고, 상기 비트선은 상기 스위칭 소자의 소오스 드레인을 거쳐 상기 바이폴라 트랜지스터의 베이스에 각각 접속되는 반도체 메모리 장치.
  12. 특허청구의 범위 제10항에 있어서, 상기 바이폴라 트랜지스터의 베이스는 상기 전하 축적부의 전하가 데이타 유지 상태를 유지하도록, 상기 스위칭 소자가 오프 상태일 때, 라이트 소자도 오프 상태로 되어 베이스와 컬렉터 전위 사이에서 평형 상태가 유지되도록, 상기 스위칭 소자의 소오스 드레인을 거쳐 상기 비트선에 접속되는 반도체 메모리 장치.
  13. 특허청구의 범위 제10항에 있어서, 라이트시, 접속된 비트선의 고전위로 전자가 상기 베이스를 거쳐 상기 컬렉에서 가속되어 상기 전하 축적부로 상기 라이트 터널링 절연물을 거쳐 터널링하는 것에 의해, 상기 전하 축적부의 전하가 증가되어 메모리 전하 축적부에 하이 상태가 부여되도록, 접속된 비트선의 전위로 라이트 수단의 베이스를 고정하기 위해, 대응하는 전하 축적부의 전하에 관계없이 액티브된 워드선의 스위칭 소자를 온 상태로 하도록 상기 워드선중의 하나에 충분한 전위를 제공하는 수단을 구비하는 반도체 메모리 장치.
  14. 특허청구의 범위 제10항에 있어서, 상기 리드 수단은 비파괴적으로 리드하기 위해, 전하 축적부에 저장된 데이타에 대응하고 또 전하 축적부의 전위에 대응하는 스위칭 소자의 온 오프 상태를 리드하기 위해, 컬렉터와 비트선사이에 전류가 인가되고 전하 축적부의 전위에 대응하는 전위로 워드선 전위가 상승하도록 컬렉터에 비해 비트선을 순바이어스하여 메모리 셀에서 정보를 리드하는 반도체 메모리 장치.
  15. 특허청구의 범위 제1항에 있어서, 상기 절연 수단은 전하 축적부의 모든면과 3차원적으로 접속하는 절연층으로 이루어지고, 상기 전하 축적부는 어떠한 도전층에도 전기적으로 접속되지 않는 재료인 반도체 메모리 장치.
  16. 특허청구의 범위 제3항에 있어서, 상기 전하 축적부는 상기 전하 축적부에 따라 전계 효과 트랜지스터를 온하는데 필요한 스레쉬홀드 전압을 변경하여 라이트 소자의 데이타에 따라 스위칭 트랜지스터의 출력을 변경하는 반도체 메모리 장치.
  17. PN 접합, 상기 PN접합의 P형층 또는 N형층중의 어느 하나에 결합된 제1면을 갖는 터널링 절연물과 상기 터널링 절연물의 제2의 면에 결합된 전하 축적부를 포함하는 반도체 메모리 장치.
  18. 특허청구의 범위 제17항에 있어서, 또 주입된 캐리어가 상기 전하 축적부에 저장될 수 있도록, 상기 터널링 절연물을 거쳐 상기 전하 축적부로 상기 PN접합에 의해 발생된 캐리어를 주입하는 수단을 구비하는 반도체 메모리 장치.
  19. 특허청구의 범위 제18항에 있어서, 또 스위칭 MOS 트랜지스터를 형성하는 게이트 전극, 게이트 절연막 및 두개의 불순물 영역을 구비하고, 상기 PN접합은 게이트 절연막 및 게이트 전극 양측에 형성된 상기 두 개의 불순물 영역중의 하나의 영역에 형성되는 반도체 메모리 장치.
  20. 특허청구의 범위 제19항에 있어서, 또 상기 스위칭 MOS 트랜지스터의 게이트 전극에 접속된 워드선과 상기 두개의 불순물 영역의 다른 하나의 영역에 접속된 비트선을 구비하는 반도체 메모리 장치.
  21. 특허청구의 범위 제20항에 있어서, 상기 터널링 절연물 및 상기 전하 축적부는 상기 스위치 MOS 트랜지스터 아래에 형성되는 반도체 메모리 장치.
  22. 특허청구의 범위 제18항에 있어서, 또 상기 터널링 절연물의 양쪽에 형성된 두개의 불순물 영역을 구비하고, 상기 PN접합은 상기 영역중의 하나에 형성되고, 상기 전하 축적부는 상기 PN접합에 형성된 플로팅 게이트 전극, 상기 플로팅 게이트 전극에 형성된 다른 절연막 및 상기 다른 절연막에 형성된 제어 게이트 전극인 반도체 메모리 장치.
  23. 매트릭스 형상으로 모두 배열된 여러개의 워드선, 여러개의 비트선, 여러개의 플레이트선 및 여러개의 메모리 셀, 하나이상의 워드선에 전압을 확립하는 워드선 하나이상의 플레이트선에 전압을 확립하는 플레이트선 드라이버, 상기 비트선에 접속된 센스 회로와 상기 비트선에 접속된 라이트 회로를 포함하며, 상기 메모리 셀의 각각은 동일하고, 워드선에 접속된 게이트 및 비트선에 접속된 소오스와 드레인중의 하나를 갖는 스위칭 FET를 갖고, 절연물은 메모리 전하 축적부를 포위하도록 완전히 둘러싸고, 메모리 전하축적부는 메모리 전하 축적부에 유지된 전하가 특성인 스위치 FET의 스레쉬홀드 전압을 변경시키도록 스위칭 FET의 채널에 충분히 인접하는 메모리 장치.
  24. 특허청구의 범위 제23항에 있어서, 상기 라이트 회로는 메모리 셀마다 플레이트선과 워드선사이에 접속되어 라이트 사이클시 메모리 전하 축적부로 절연물을 거쳐서 전하를 터널링하는 메모리 장치.
  25. 특허청구의 범위 제24항에 있어서, 상기 라이트 소자는 라이트 사이클시 메모리 전하 축적부로 전하 캐리어를 가속하는 PN접합 수단을 구비하는 메모리 장치.
  26. 특허청구의 범위 제25항에 있어서, 상기 라이트 소자는 바이폴라 트랜지스터인 메모리 장치.
  27. 특허청구의 범위 제26항에 있어서, 상기 바이폴라 트랜지스터는 스위칭 FET의 드레인과 소오스중의 다른 하나에 접속된 베이스를 갖고, 상기 메모리 전하 축적부는 상기 바이폴라 트랜지스터의 이미터와 컬렉터중의 하나이고, 상기 바이폴라 트랜지스터의 이미터와 컬렉터중의 다른 하나는 플레이트선에 접속되는 메모리 장치.
  28. 특허청구의 범위 제23항에 있어서, 상기 메모리 전하 축적부는 FET의 플로팅 게이트이고, FET 게이트에 인접하고 채널에서 떨어져 있는 메모리 장치.
  29. 특허청구의 범위 제25항에 있어서, 상기 PN접합은 P 전극 및 N 전극을 갖고, P 및 N 전극중의 하나는 FET의 소오스와 드레인중의 하나와 공통인 메모리 장치.
  30. 특허청구의 범위 제23항에 있어서, 상기 라이트 소자는 스위칭 FET에서 분리된 FET인 메모리 장치.
  31. 특허청구의 범위 제30항에 있어서, 라이트 소자 FET 및 스위칭 FET는 그들의 채널이 서로 분리되어 떨어져 있고, 메모리 전하 축적부는 스위칭 FET 채널과 라이트 소자 FET 채널의 각각의 아래로 연장하는 단일 도체인 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920015169A 1991-08-29 1992-08-24 반도체 메모리 장치 KR100254006B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21849791 1991-08-29
JP91-218497 1991-08-29

Publications (2)

Publication Number Publication Date
KR930005221A true KR930005221A (ko) 1993-03-23
KR100254006B1 KR100254006B1 (ko) 2000-04-15

Family

ID=16720863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015169A KR100254006B1 (ko) 1991-08-29 1992-08-24 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US5355330A (ko)
KR (1) KR100254006B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315924B1 (ko) * 1997-12-04 2002-12-26 삼성전자 주식회사 액정표시장치용박막트랜지스터기판

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100198659B1 (ko) 1996-05-16 1999-06-15 구본준 메모리 셀, 메모리 장치 및 그의 제조 방법
JP3644980B2 (ja) * 1993-09-06 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6004865A (en) 1993-09-06 1999-12-21 Hitachi, Ltd. Method of fabricating multi-layered structure having single crystalline semiconductor film formed on insulator
JP3344598B2 (ja) * 1993-11-25 2002-11-11 株式会社デンソー 半導体不揮発メモリ装置
JP3469362B2 (ja) * 1994-08-31 2003-11-25 株式会社東芝 半導体記憶装置
JP3202545B2 (ja) * 1995-07-05 2001-08-27 株式会社東芝 半導体記憶装置及びその設計方法
US5929476A (en) * 1996-06-21 1999-07-27 Prall; Kirk Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors
US6500744B2 (en) 1999-09-02 2002-12-31 Micron Technology, Inc. Methods of forming DRAM assemblies, transistor devices, and openings in substrates
JP2003514399A (ja) * 1999-11-15 2003-04-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 少なくとも１つのコンデンサおよびそれに接続された少なくとも１つのトランジスタを有する回路構造
TWI230392B (en) * 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
US20040228168A1 (en) 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
US7335934B2 (en) 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
JP4077381B2 (ja) 2003-08-29 2008-04-16 株式会社東芝 半導体集積回路装置
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7683430B2 (en) 2005-12-19 2010-03-23 Innovative Silicon Isi Sa Electrically floating body memory cell and array, and method of operating or controlling same
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
US7933142B2 (en) 2006-05-02 2011-04-26 Micron Technology, Inc. Semiconductor memory cell and array using punch-through to program and read same
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
KR101406604B1 (ko) 2007-01-26 2014-06-11 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터
US8518774B2 (en) 2007-03-29 2013-08-27 Micron Technology, Inc. Manufacturing process for zero-capacitor random access memory circuits
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
WO2009039169A1 (en) 2007-09-17 2009-03-26 Innovative Silicon S.A. Refreshing data of memory cells with electrically floating body transistors
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) * 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
US8319294B2 (en) 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
US8710566B2 (en) 2009-03-04 2014-04-29 Micron Technology, Inc. Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
WO2010114890A1 (en) 2009-03-31 2010-10-07 Innovative Silicon Isi Sa Techniques for providing a semiconductor memory device
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
US8547738B2 (en) 2010-03-15 2013-10-01 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
US10128437B1 (en) * 2017-08-31 2018-11-13 Micron Technology, Inc. Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161039A (en) * 1976-12-15 1979-07-10 Siemens Aktiengesellschaft N-Channel storage FET
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
JPH0731908B2 (ja) * 1985-10-09 1995-04-10 株式会社東芝 半導体記憶装置
JPH0393276A (ja) * 1989-09-05 1991-04-18 Toshiba Micro Electron Kk 半導体記憶装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315924B1 (ko) * 1997-12-04 2002-12-26 삼성전자 주식회사 액정표시장치용박막트랜지스터기판

Also Published As

Publication number Publication date
KR100254006B1 (ko) 2000-04-15
US5355330A (en) 1994-10-11

Similar Documents

Publication Publication Date Title
KR930005221A (ko) 반도체 메모리 장치
US4486769A (en) Dense nonvolatile electrically-alterable memory device with substrate coupling electrode
US4233526A (en) Semiconductor memory device having multi-gate transistors
US4314265A (en) Dense nonvolatile electrically-alterable memory devices with four layer electrodes
US4586238A (en) Method of manufacturing field-effect transistors utilizing self-aligned techniques
CA1067208A (en) Insulated gate field-effect transistor read-only memory array
US4622656A (en) Non-volatile semiconductor memory
US3846768A (en) Fixed threshold variable threshold storage device for use in a semiconductor storage array
KR940010357A (ko) 불휘발성 기억장치와 그 제조방법
KR870011621A (ko) 반도체 기억장치
JPS5929155B2 (ja) 半導体記憶装置
US5640346A (en) Electrically programmable memory cell
KR960015922A (ko) 절연체 상의 실리콘 구조로 형성된 불휘발성 반도체 메모리
JPS59215767A (ja) オン抵抗の低い絶縁ゲ−ト半導体デバイス
US5329481A (en) Semiconductor device having a memory cell
KR920000137A (ko) 불휘발성 반도체기억장치
KR930015073A (ko) 반도체 장치
US8634229B2 (en) Dynamic memory cell provided with a field-effect transistor having zero swing
KR880013174A (ko) 불휘발성반도체기억장치
KR950034803A (ko) 반도체 디바이스
JP4923483B2 (ja) 半導体装置
US3843954A (en) High-voltage integrated driver circuit and memory embodying same
US3720925A (en) Memory system using variable threshold transistors
KR890003030A (ko) 플로팅 게이트를 갖는 반도체장치
CA1139880A (en) Semiconductor non-volatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050117

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee