KR930004310Y1 - 기수 주파수 분주회로 - Google Patents

Abstract

내용 없음.

Description

기수 주파수 분주회로

제1도는 본 고안의 실시예를 나타내는 기수 주파수 분주회로

제2도는 제1도의 주요부분에 대한 파형도.

제3도는 종래의 우수 주파수 분주회로.

제4도는 제3도의 주요부분에 대한 파형도.

* 도면의 주요부분에 대한 부호의 설명

FF₁,FF₂: D형 플립플롭 EX : 익스클루시브 오아게이트

본 고안은 기수(Odd) 주파스(Frequency) 분주회로(Divider)에 관한 것이다. 일반적으로 우수(Even Number) 주파수를 얻기 위하여 하나의 주어진 클럭소스(Clock Source)를 가지고 시스템에 인가하는 것으로, 젠3도에 도시한 종래의 우수 주파수 분주회로를 참조하여 간략히 설명하면 다음과 같다.

D형 플립플롭(FF₁)의 클럭단에 클럭신호(CLK)가 연가되도록 연결하고, D형 플립플롭(FF₁)의 반전 출력단 ()D형 플립플롭(FF₁)의 입력단(D)에 연결하며, D형 플립플롭(FF₁)의 출력단(Q)은 다른 D형 플립플롭(FF₂)의 클럭단에 연결하고, D형 플립플롭(FF₂)의 입력단에는 이 D형 플립플롭(FF₂)의 반전 출력단()이 연결되도록 구성된다.

이와 같이 구성된 우수 주파수 분주회로의 동작을 제4도의 파형도를 참조하여 설명한다.

제4도 a와 같은 클럭신호(CLK)가 D형 플립플롭(FF₁)에 입력되면 클럭신호(CLK)의 첫번째 라이징 에지(Rising Edge)일 때는 제4도 b와 같이 반전 출력단()의 값은 변하고, 출력단(Q)의 값은 변화가 없으므로 D형 플립플롭(FF₂)의 클럭단계 제4도 c와 같은 파형이 인가되어 D형 플립플롭(FF₂)의 출력단도동 제4도와 같이 변화가 없다.

계속해서 클럭신호(CLK)의 두번째 라이징 에지가 D형 플립플롭(FF₁)의 클럭단에 입력되면 D형 플립플롭(FF₁)의 반전 출력단()은 제4도 b와 같이 변환되고, 출력단(Q)도 제4도 c와 같이 변환되어 D형 플립플롭(FF₂)의 클럭단에 인가된다. 제4도 c와 같은 파형도의 첫번째 라이징 에지일 때는 D형 플립플롭(FF₂)의 출력단(Q)값은 변화가 없다.

클럭신호(CLK)의 세번째 라이징 에지가 D형 플립플롭(FF₁)의 클럭단에 입력되면 D형 플립플롭(FF₁)의 출력단(Q)과 반전 출력단()은 제4도 c,b와 같이 변화되고, 제4도 c와 같은 D형 플립플롭(FF₁)의 출력(Q)신호가 인가된 D형 플립플롭(FF₂)의 출력(Q)은 제4도 d와 같이 변화가 없다.

이때 제4도 c의 두번째 라이징 에지가 D형 플립플롭(FF₂)의 출력(Q)값이 변한다.

이와같이 클럭신호(CLK)가 계속 입력되면 D형 플립플롭(FF₁)의 출력은 클럭신호(CLK)의 2분주된 신호가 출력되고, D형 플립플롭(FF₂)의 출력은 클럭신호(CLK)의 4분주된 신호가 출력된다.

그런, 상기한 바와 같이 우수로 분주된 신호만을 출력하기 때문에 기수로 분주된 신호를 얻으려면 다른 클럭소스를 사용해야 하는 문제점이 있었다.

본 고안은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된것으로, 주어진 클럭소스에 게이트를 추가하여 기수로 분주된 신호를 간단한 구성으로 얻을 수 있음과 동시에 3이상의 기수로 분주된 신호를 얻기 위한 분주회로로 확장이 용이한 기수 주파수 분주회로를 제공하는데 목적이 있다.

상기한 바와 같은 목적을 달성하기 위하여 본 고안은, 하나의 클럭신호(CLK)로부터 3이상의 기수로 분주된 클럭신호를 출력하는 기수 주파수 분주회로에 있어서, 상기 클럭신호(CLK)와 상기 기수 분주된 클럭신호를 배타적 논리합하는 익스클루시브 오아게이트(EX)와, 상기 익스클루스브 오아게이트(EX)의 출력을 클럭신호로 하고, 그 반전 출력을 입력신호로 제1D형 플립플롭(FF₁)과, 상기 제1D형 플립플롭(FF₁)의 반전출력을 클럭신호로 하고, 그 반전출력을 입력신호로 하는 순차 연결된 적어도 하나의 D형 플립플롭(FF₂)으로 구성되며 최총단D형 플립플롭(FF₂)의 반전출력을 기수 분주된 클럭신호로서 출력하는 것을 특징으로 하는 기수 주파수 분주회로를 제공한다.

이하 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 고안의 실시예를 나타낸 기수 주파수 분주회로로서, 클럭신(CLK)가 익스클루시브 오아게이트(EX)의 입력단자에 인가되게 연결하고, 익스클루시브 오아게이트(EX)의 출력단은 D형 플립플롭(FF₁)의 클럭단에 연결되며, D형 플립플롭(FF₁)의 입력단(D)에 연결되고, D형 플립플롭(FF₂)의 반전 출력단()은 D형 플립플롭(FF₂)의 입력단(D)과 익스클루시브 오아게이트(EX)의 다른 입력단에 연결되어 구성된다.

이와같이 구성된 본 고안의 기수 주파수 분주회로의 동작을 제2도의 파형도를 참조하여 설명한다.

제2도의 a와 같이 주여진 클럭신호(CLK)가 익스클루시브 오아게이트(EX)에 인가되면 그 출력은 제2도 b와 같다. 제2도의 b와 같은 익스클루시브 오아게이트(EX)의 출력에서 첫번째 라이징 에지가 D형 플립플롭(FF₁)에 입력되면 D형 플립플롭(FF₁)의 반전 출력단()은 제2도의 c와 같이 그 값이 변하지만 라이징에지가 없으므로 D형 플립플롭(FF₂)의 반전 출력()은 제2도의 d에 보인 바와 같이 변하지 않는다.

제2도의 b에서 두번째 라이징 에지가 D형 플립플롭(FF₁)의 클럭단에 입력되면 D형 플립플롭(FF₁)의 반전출력()이 제2도의 c와 같이 변하여 D형 플립플롭(FF₂)의 클럭단에 입력되고, 이 때, 입력되는 신호는 라이징에지이므로 D형 플립플롭(FF₂)의 반전출력()은 제2도의 d와 같이 변한한다. 상기에서 D형 플립플롭(FF₂)의 반전출력단()에서 출력되는 신호가 변하므로 익스클루시브 오아게이트(EX)의 입력단에는 다시 클럭신호(CLK)와 변화된 D형 플립플롭(FF₂)의 상기 반전출력()이 입력되어 익스클루시브 오아게이트(EX)의 출력은 변한다.

그 출력은 제2도의 b에 나타낸 바와 같다.

D형 플립플롭(FF₂)의 반전 출력()이 변화된 상태에서 D형 플립플롭(FF₁)의 클럭단에 입력되는 신호가 제2도의 b와 같이 라이징 에지이면 D형 플립플롭(FF₁)의 반전 출력()은 제2도의 c와 같이 변하여 D형 플립플롭(FF₂)의 클럭단에 입력되지만 이 신호는 라이징 에지가 없으므로 D형 플립플롭(FF₂)의 반전 출력()은 제2도의 d와 같이 변하지 않는다.

그러다가 다시 D형 플립플롭(FF₁)의 클럭단에 입력되는 신호가 라이징 에지이면 D형 플립플롭(FF₁) 반전출력()도 제2도의 c와 같이 변하여 D형 플립플롭(FF₂)의 클럭단에 입력되는데, 이때에 입력되는 신호는 라이징에지이므로 D형 플립플롭(FF₂)의 반전출력()도 제2도의 (d)와 같이 변화된다.

이와 같이 계속해서 클럭신호(CLK)가 입력되면 D형 플립플롭(FF₂)의 반전출력()은 제2도의 d와 같이 3분주된 신호가 출력된다.

제2도에서 A부분은 익스클루시브 오아게이트(EX)를 통과할 때 지연에 의해 그리치(Glitch)파형이 생기는 것이다.

상기한 바와 같은 방법을 D형 플립플롭을 하나 더 추가하면 5분주된 클럭신호를 얻고, 두개의 D형 플립플롭을 추가하면 7분주된 클럭신호를 얻을 수 있는 것이다.

상기와 같이 본 고안에 의하면, 우수 주파수 분주회로와 함께 다양한 클럭신호를 필요로 하는 시스템에서 또다른 클럭 소스없이 게이트를 추가함으로써 원하는 분주신호를 얻을 수 있는 이점이 있다.

Claims (1)

1. 하나의 클럭신호(CLK)로부터 3이상의 기수로 분주된 클럭신호를 출력하는 기수 주파수 분주회로에 있어서, 상기 클럭신호(CLK)와 상기 기수 분주된 클럭신호를 배타적 논리합하는 익스클루시브 오아게이트(EX)와, 상기 익스클루시브 오아게이트(EX)의 출력을 클럭신호로 하고, 그 반전 출력을 입력신호로 하는 제1D형 플립플롭(FF₁)과, 상기 제1D형 플립플롭(FF₁)의 반전출력을 클럭신호로 하고, 그 반전출력을 입력신호로 하는 순차 연결된 적어도 하나의 D형 플립플롭(FF₂)으로 구성되며, 최종단 D형 플립플롭(FF₂)의 반전출력을 기수 분주된 클럭신호로서 출력하는 것을 특징으로 하는 기수 주파수 분주회로.