KR930000096B1 - 싱글 칩 마이크로컴퓨터(single chip micro computer) - Google Patents

싱글 칩 마이크로컴퓨터(single chip micro computer) Download PDF

Info

Publication number
KR930000096B1
KR930000096B1 KR1019890001159A KR890001159A KR930000096B1 KR 930000096 B1 KR930000096 B1 KR 930000096B1 KR 1019890001159 A KR1019890001159 A KR 1019890001159A KR 890001159 A KR890001159 A KR 890001159A KR 930000096 B1 KR930000096 B1 KR 930000096B1
Authority
KR
South Korea
Prior art keywords
memory
address
information
mask rom
interruption
Prior art date
Application number
KR1019890001159A
Other languages
English (en)
Other versions
KR890015123A (ko
Inventor
마사후미 야마구찌
가즈오 하야시
숀지 구로끼
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Publication of KR890015123A publication Critical patent/KR890015123A/ko
Application granted granted Critical
Publication of KR930000096B1 publication Critical patent/KR930000096B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/66—Updates of program code stored in read-only memory [ROM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microcomputers (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

싱글 칩 마이크로컴퓨터(single chip micro computer)
제1도는 본 발명의 한 실시예에 관한 싱글 칩 마이크로 컴퓨터의 요부구성을 표시하는 블럭도.
제2도는 제1도는 표시하는 일치 회로의 구성을 설명하기 위한 블럭도.
제3도(a)(b)는 이 실시예의 동작을 설명하기 위한 플로우챠트.
제4도는 종래의 싱글 칩 마이크로 컴퓨터의 요부 구성을 표시하는 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 : 마스크ROM(제1의 메모리) 2 : CPU(중앙처리장치)
3 : PC(프로그램 카운터) 6 : PROM(제2의 메모리)
7 : 레지스터 8 : 일치회로
본 발명은 제조공정에 있어서 명령등의 정보(프로그램)가 설정되는 마스크 ROM(read only memory)을 구비하고 특히 그 프로그램의 에러(error)를 회피하는 기능을 가지는 싱글 칩 마이크로 컴퓨터에 관한 것이다.
제4도는 종래의 싱글 칩 마이크로 컴퓨터의 내부구성을 표시하는 블럭도이다.
도면에 있어서(1)은 데이터처리에 필요한 명령등의 정보(프로그램)가 격납되어 있는 마스크 ROM, (2)는 마스크 ROM(1)을 액세스하는 어드레스 정보를 격납하는 PC(프로그램 카운터)(3)를 가지고 연산제어를 행하는 CPU(중앙처리장치), (4)는 어드레스신호가 흐르는 어드레스 버스, (5)는 데이터신호가 흐르는 데이터 버스이다.
다음에 이 종래의 마이크로 컴퓨터의 동작을 설명한다.
마스크 ROM(1)내의 명령(프로그램)은 집적회로의 제조 공정에서 이미 설정된다.
CPU(2)내의 PC(3)는 마스크 ROM(1)의 어드레스를 액세스하고, 이때 액세스된 마스크 ROM(1)내의 명령은 CPU(2)에 전달되어서, CPU(2)는 전달된 명령에 따라 연산, 제어를 행한다.
그후 PC(3)는 다음의 명령에서 격납되어 있는 마스크 ROM(1)내의 다음의 어드레스를 재차 액세스하고 이하 같은 동작을 반복한다.
그런데 상기 마스크 ROM의 제조공정은 예를들면 필드(field) 제조공정, 게이트제조공정, 디프리션(depletion) 공정, 소스, 드레인제조공정, 콘택트공정 및 알루미늄공정으로부터 이루어져서 프로그램등의 정보는 상기 디프리션공정에서 설정된다.
그런데 상기 제조공정을 거쳐서 작성된 마스크 ROM을 구비한 종래의 싱글 칩 마이크로 컴퓨터에 있어서, 마스크 ROM내의 일부의 어드레스 명령이 사용상 불합리하다는 것이 제조후에 알았을때, 즉 프로그램의 수정을 할 필요가 생긴 경우에 다시 한번 마이크로 컴퓨터의 제조를 다시하여 마스크 ROM내의 명령을 다시 설정하지 않으면 않된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해소하기 위하여 이루어진 것으로서 제조후에 마스크 ROM내의 프로그램 등의 일부 수정의 필요성이 생긴 경우에도 제조를 다시하는 일 없이 명령등의 정보를 변경할 수가 있는 싱글 칩 마이크로 컴퓨터를 제공하는 것을 목적으로 한다.
본 발명에 관한 싱글 칩 마이크로 컴퓨터는 상기 목적을 달성하기 위하여 집적회로의 제조공정에 있어서 데이터처리에 필요한 정보가 설정되는 제1의 메모리(마스크 ROM:1)와, 이 제1의 메모리를 액세스하는 어드레스 정보를 격납하는 프로그램 카운터(3)를 가지고 연산·제어를 행하는 중앙처리장치(2)와, 전기적으로 정보를 고쳐쓰는 것이 가능한 제2의 메모리(PROM:6)와, 이 제1의 메모리 내의 고쳐쓴 정보에 따라 제1의 메모리의 어드레스를 대신하는 상기 제2의 메모리 어드레스 정보를 설정하는 레지스터(7)와 이 레지스터(7)의 내용과 프로그램 카운터(3)의 내용이 일치한 것을 검출하여 중앙처리장치(2)에 개입중단(interruption)을 거는 일치회로(8)를 구비하고 상기 중앙처리 장치(2)는 개입중단이 걸리면 이 개입 중단선의 제2의 메모리의 어드레스를 액세스하는 것을 특징으로 하는 것이다.
상기 구성에 레지스터(7)의 내용과 프로그램 카운터(3)의 내용이 일치하면 일치회로(8)는 중앙처리장치(2)에 대하여 개입중단을 건다.
이것에 의하여 중앙처리장치(2)는 제1의 메모리(마스크 ROM:1)의 정보를 기초로하여 제2의 메모리(PROM:6)의 어드레스, 즉 제1의 메모리의 어드레스(불합리한 명령을 포함하는 어드레스)에 대신하는 제2의 메모리(6)의 어드레스를 액세스한다.
따라서 이후는 제1의 메모리의 불합리한 어드레스에 대신하여 제2의 메모리의 어드레스가 액세스된다.
[실시예]
제1도는 본 발명의 한 실시예에 관한 싱글 칩 마이크로컴퓨터의 내부구성을 표시하는 블럭도이다.
도면에 있어서 (1)은 데이터처리에 필요한 명령등의 정보(프로그램), 특히 후술하는 것과 같이 PROM(6)내에 있는 어드레스를 독해하여 레지스터(7)에 그 어드레스를 세트시키기 위한 초기 프로그램(고쳐쓰기 정보)를 포함하는 정보가 집적회로의 제조공정에 있어서 격납된 마스크 ROM(제1의 메모리)이고, (2)는 상기 마스크 ROM(1)을 액세스하는 어드레스 정보를 격납하는 PC(프로그램 카운터)(3)를 가지고 연산·제어를 행하는 CPU(중앙처리장치)이며, (4)는 어드레스신호가 흐르는 어드레스 버스이고, (5)는 데이터신호가 흐르는 데이터 버스이며, (6)은 마이크로 컴퓨터의 제조후 전기적으로 고쳐쓰기가 가능한 PROM(제2의 메모리로서 프로그램어블리드 오운니 메모리, programable read only memory)이고, (7)은 마스크 ROM(1)내의 고쳐쓰기 정보에 의하여 마스크 ROM(1)의 어드레스에 대신하는 PROM(6)의 어드레스 정보를 설정하는 레지스터이며, (8)은 레지스터(7)의 내용과 PC(3)의 내용이 일치한 것을 검출하여 중앙처리장치(2)에 개입중단(interruption)을 거는 일치회로이다.
또한, (9)는 레지스터(7)의 내용을 일치회로(8)에 전송하기 위한 신호선이며, (10)은 일치회로(8)에서의 개입중단의 유무를 CPU(2)내에 전달하기 위한 개입중단신호선이고, (11)은 데이터처리에 필요한 정보를 격납하는 ROM(랜덤액세스 메모리)이며, (12)는 데이터의 입출력을 행하는 I/O포트(port)이다.
제2도는 제1도에 표시하는 일치회로(8)의 구성을 설명하기 위한 블럭도이다.
제2도에 있어서 일치회로(8)는 레지스터(7)의 출력과 PC(3)의 출력과의 배타적부정논리화회로(排他的否定論理和回路)를 취하는 복수의 EXNOR게이트(익스클루시브노아게이트)(8a)와 각 EXNOR게이트(8a)의 출력의 논리적(論理的)을 취하는 AND게이트 (8h)와를 포함하여 구성된다.
따라서, 레지스터(7)에서 출력되는 데이타와 PC(3)에설 출력되는 데이타가 일치하게 되면, 상기 각 EXNOR게이트(8a)에서는 각기 하이레벨 신호가 출력되기 때문에 상기 AND게이트(앤드게이트(8h)에서는 최종적으로 하이레벨인 1비트인 인터럽트 신호가 출력되어서 CPU(2)로 제공되는 것이다.
다음에 제3도(a)(h)에 표시하는 플로우챠트를 참조하여 이 실시예의 동작에 관하여 설명한다.
제3도(a)는 마스크 ROM(1)에 격납된 정보가 어떠한 에러도 발생하지 않는 경우의 흐름도를 보여주고 있다.
제3도(a)에서, CPU(2)내의 PC(3)는 마스크 ROM(1)의 어드레스를 어드레스 버스를 거쳐서 액세스하고 (스텝 S1), 그 어드레스의 마스크 ROM(1)내의 데이터가 데이터 버스(5)를 거쳐서 CPU(2)에 잡어넣어져서(스텝 S2) 그 잡어넣은 데이터에 대응하는 처리가 CPU(2)에 의하여 행하여진다.(스텝 S3)
다시 그후 PC(3)는 다음의 명령이 들어있는 마스크 ROM(1)의 어드레스를 재차 액세스하고 이하 같은 동작을 반복하고(스텝 S1~S4) 소정의 처리가 종료할 때까지 동작한다.
그런데 이 실시예에서는 마스크 ROM(1)에 있어서의 프로그램의 선두부부분에 PROM(6)의 미리 정하여진 어드레스의 내용을 데이터 버스(5)를 거쳐서 레지스터(7)에 세트하여 두도록하되, PROM(6)내의 정하여진 어드레스에는 초기 설정의 상태에서 CPU(2)에 대하여 개입중단이 걸리지 않도록 프로그램 실행중에 있어서 사용하지 않는 어드레스 정보를 사전에 설정하여 두는 것으로 한다.
다음은 마스크 ROM(1)에 설정된 프로그램의 내용에 불합리한 점이 발견된 경우에 이를 복귀하기 위한 작동과정을 예시한 제3도(b)를 참고하여 본 발명의 실시예를 설명한다.
먼저, 마스크 ROM(1)에 격납된 정보중 불합리한 정보의 선두 어드레스를 PROM(6)에 기입하고(스텝 S5), 이 기입된 선두 어드레스를 데이터 버스(5)를 거쳐서 레지스터(7)에 세트한다.(스텝 S6)
여기서, 상기 스텝 S5는 본 발명에 따라 싱글 칩 마이크로 컴퓨터가 완성된 다음에 에러가 발생된 경우 사람이 인위적으로 수행하는 과정이고, 상기 스텝 S6은 CPU(2)에서 초기 설정시에 수행하는 과정이다.
즉, CPU(2)에서 프로그램을 수행하는 도중 PC(3)가 마스크 ROM(1)내의 불합리한 어드레스를 액세스하려고 하는 경우, 일치회로(8)는 레지스터(7)의 내용과 PC(3)의 내용이 일치한 것을 검출하여(스텝 S7) 개입중단 신호선(10)에서 CPU(2)에 대하여 개입중단을 건다.(스텝 S8)
여기서, 상기 스텝 S7과 S8은 제1도의 하드웨어적 구성에 일치회로(8)에 의해 수행되는 것이다.
이와 같이 개입중단 신호를 CPU(2)가 검지한 경우 PC(3)는 개입중단신호를 잡아넣고 어드레스 버스(4)를 거쳐서 그 개입중단신호로서 설정되는 PROM(6)의 특정 어드레스를 액세스하는 것이 된다. (스텝 S9)
따라서 PROM(6)내의 개입중단선의 특정 어드레스에 새롭게 수정된 명령을 I/O포트(12)를 거쳐서 기입하여 두는 것에 의하여(스텝 S10)이 마이크로 컴퓨터는 새롭게 수정된 프로그램을 실행하여간다.
즉, CPU(2)가 상기 개입중단 신호를 감지한 경우에 CPU(2)는 마스크 ROM( 1)에서 발생된 불합리한 정보에 상응하는 데이타 PROM(6)에서 독출하여 수행한 다음 상기 불합리한 정보 다음에 격납된 정상적인 정보를 마스크 ROM(1)으로부터 독축하여 수행한다.
상기 실시예에서는 일치회로(8)를 EXNOR 게이트(8a) 및 AND게이트 (8b)에 의하여 구성하였으나 EXNOR 게이트(배타적논리화회로) 및 NOR 게이트등에 의하여 구성하여도 좋다.
이상과 같이 본 발명에 의하면 제1의 메모리(마스크 ROM) 내의 고쳐쓰기 정보에 의하여 제1의 메모리의 어드레스에 대신하는 제2의 메모리(PROM)의 어드레스 정보를 설정하는 레지스터와 이 레지스터의 내용과 프로그램 카운터의 내용이 일치한 것을 검출하여 중앙처리 장치에 개입 중단을 거는 일치회로와를 포함하여 구성하였으므로 제1의 메모리 내의 불합리한 명령을 포함하는 어드레스를 액세스하는 대신에 제2의 메모리내의 임의의 어드레스를 액세스할 수가 있어 이것에 의해 제조후에 제1의 메모리(마스크 ROM)내의 프로그램 등의 일부수정의 필요성이 생긴 경우라도 제조를 다시 시작하는 일 없이 명령등의 정보를 변경하는 것이 가능하게 되어 따라서 회로구성이 간단하게 되어 소형화 및 저가격화를 도모할 수 있다는 효과를 얻는다.

Claims (1)

  1. 집적회로의 제조공정에서 데이터처리에 필요한 정보가 설정되는 제1의 메모리 (1)와, 이 제1의 메모리를 액세스하는 어드레스정보를 격납하는 프로그램 카운터(3)를 가지며 연산 제어를 행하는 중앙처리장치(2)와, 전기적으로 정보를 고쳐쓰기 가능한 제2의 메모리(6)와 상기 제1의 메모리(1)내의 고쳐쓰기 정보에 의하여 제1의 메모리 (1)의 어드레스에 대신하는 상기 제2의 메모리(6)의 어드레스정보를 설정하는 레지스터(7)와, 이 레지스터(7)의 내용과 상기 프로그램 카운터(3)의 내용이 일치한 것을 검출하여 상기 중앙처리장치(2)에 개입중단을 거는 일치회로(8)와를 구비하여, 상기 중앙처리장치(2)는 상기 개입중단이 걸리면 이 개입중단선의 상기 제2의 메모리(6)의 어드레스를 액세스하는 것을 특징으로 하는 싱글 칩 마이크로 컴퓨터.
KR1019890001159A 1988-03-11 1989-02-01 싱글 칩 마이크로컴퓨터(single chip micro computer) KR930000096B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63058572A JPH01232447A (ja) 1988-03-11 1988-03-11 シングル・チップ・マイクロコンピュータ
JP63-58572 1988-03-11

Publications (2)

Publication Number Publication Date
KR890015123A KR890015123A (ko) 1989-10-28
KR930000096B1 true KR930000096B1 (ko) 1993-01-08

Family

ID=13088153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890001159A KR930000096B1 (ko) 1988-03-11 1989-02-01 싱글 칩 마이크로컴퓨터(single chip micro computer)

Country Status (4)

Country Link
US (1) US5051897A (ko)
JP (1) JPH01232447A (ko)
KR (1) KR930000096B1 (ko)
DE (1) DE3900187A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357627A (en) * 1989-03-28 1994-10-18 Olympus Optical Co., Ltd. Microcomputer having a program correction function
US6036101A (en) * 1990-05-15 2000-03-14 Dallas Semiconductor Corporation Electronic labeling systems and methods and electronic card systems and methods
JPH03142629A (ja) * 1989-10-30 1991-06-18 Toshiba Corp マイクロコントローラ
US5619066A (en) 1990-05-15 1997-04-08 Dallas Semiconductor Corporation Memory for an electronic token
GB2250838A (en) * 1990-12-11 1992-06-17 Honda Motor Co Ltd Patching a program stored in ROM
JPH04346127A (ja) * 1991-05-23 1992-12-02 Sony Corp 電子装置
US5994770A (en) 1991-07-09 1999-11-30 Dallas Semiconductor Corporation Portable electronic data carrier
US5297099A (en) * 1991-07-10 1994-03-22 Dallas Semiconductor Corp. Integrated circuit with both battery-powered and signal-line-powered areas
US5623665A (en) * 1992-01-13 1997-04-22 Sony Corporation Electronic apparatus for patching a read-only memory
JP3230262B2 (ja) * 1992-01-24 2001-11-19 ソニー株式会社 電子装置及びその固定情報修正方法
JPH06318261A (ja) * 1992-09-18 1994-11-15 Sony Corp 電子装置
JP3284614B2 (ja) * 1992-09-19 2002-05-20 ソニー株式会社 電子装置
JP3810805B2 (ja) * 1992-09-19 2006-08-16 ソニー株式会社 情報修正システム
US5574926A (en) * 1993-03-11 1996-11-12 Olympus Optical Co., Ltd. One-chip microcomputer system having function for substantially correcting contents of program
US5848541A (en) 1994-03-30 1998-12-15 Dallas Semiconductor Corporation Electrical/mechanical access control systems
US5831827A (en) 1994-04-28 1998-11-03 Dallas Semiconductor Corporation Token shaped module for housing an electronic circuit
US5604343A (en) 1994-05-24 1997-02-18 Dallas Semiconductor Corporation Secure storage of monetary equivalent data systems and processes
US5679944A (en) 1994-06-15 1997-10-21 Dallas Semiconductor Corporation Portable electronic module having EPROM memory, systems and processes
US5615130A (en) * 1994-12-14 1997-03-25 Dallas Semiconductor Corp. Systems and methods to gather, store and transfer information from electro/mechanical tools and instruments
JPH09319569A (ja) * 1996-05-31 1997-12-12 Mitsubishi Electric Corp マイクロコンピュータ
US5813043A (en) * 1996-07-12 1998-09-22 Motorola, Inc. Method and system including memory patching utilizing a transmission control signal and circuit
CN1373872A (zh) * 1999-09-14 2002-10-09 高通股份有限公司 用于修改静态存储装置中微指令的方法和设备
JP2001256044A (ja) * 2000-03-14 2001-09-21 Sony Corp データ処理装置
JP3918434B2 (ja) * 2001-01-05 2007-05-23 セイコーエプソン株式会社 情報処理装置
US20030005212A1 (en) * 2001-06-29 2003-01-02 Cocca J. David Method and apparatus for dynamically modifying a stored program
KR100410557B1 (ko) * 2001-11-19 2003-12-18 주식회사 하이닉스반도체 프로그램 수정 가능한 마이크로컨트롤러 및 구동방법
US7302605B2 (en) * 2003-10-23 2007-11-27 International Business Machines Corporation Method and structure for replacing faulty operating code contained in a ROM for a processor
US7596721B1 (en) * 2004-01-09 2009-09-29 Maxtor Corporation Methods and structure for patching embedded firmware
US7533240B1 (en) * 2005-06-01 2009-05-12 Marvell International Ltd. Device with mapping between non-programmable and programmable memory

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665426A (en) * 1970-10-07 1972-05-23 Singer Co Alterable read only memory organization
US3934227A (en) * 1973-12-05 1976-01-20 Digital Computer Controls, Inc. Memory correction system
JPS57155642A (en) * 1981-03-23 1982-09-25 Nissan Motor Co Ltd Computer capable of using correcting memory
JPS57189231A (en) * 1981-05-18 1982-11-20 Advantest Corp Data transferring system
DE3137152A1 (de) * 1981-09-18 1983-04-14 Robert Bosch Gmbh, 7000 Stuttgart Speicher-korrektureinheit
JPS58223848A (ja) * 1982-06-23 1983-12-26 Oki Electric Ind Co Ltd マイクロプロセツサ
JPS60145596A (ja) * 1984-01-09 1985-08-01 Nec Corp マスクｒｏｍのプログラム制御装置
JPS60243795A (ja) * 1984-05-17 1985-12-03 シャープ株式会社 電子レジスタの変更プログラム設定装置
US4796233A (en) * 1984-10-19 1989-01-03 Fujitsu Limited Bipolar-transistor type semiconductor memory device having redundancy configuration
EP0179949A1 (de) * 1984-10-29 1986-05-07 Robert Neumeier Ballon-Zusatzvorrichtung
JPS61210600A (ja) * 1985-03-14 1986-09-18 Fanuc Ltd マスクｒｏｍに記憶されたプログラムの一部修正装置
DE3518964A1 (de) * 1985-05-25 1986-11-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren und vorrichtung zum ersatz eines datenspeichers im steuergeraet eines kraftfahrzeuges
JPS6214399A (ja) * 1985-07-12 1987-01-22 Fujitsu Ltd 半導体記憶装置
JPS6252635A (ja) * 1985-08-31 1987-03-07 Fujitsu Ltd デ−タ変換方式
US4802119A (en) * 1987-03-17 1989-01-31 Motorola, Inc. Single chip microcomputer with patching and configuration controlled by on-board non-volatile memory

Also Published As

Publication number Publication date
DE3900187A1 (de) 1989-09-28
JPH01232447A (ja) 1989-09-18
KR890015123A (ko) 1989-10-28
US5051897A (en) 1991-09-24

Similar Documents

Publication Publication Date Title
KR930000096B1 (ko) 싱글 칩 마이크로컴퓨터(single chip micro computer)
US4542453A (en) Program patching in microcomputer
US20070136565A1 (en) Stack underflow debug with sticky base
US5809544A (en) Microcontroller which limits access to internal memory
US4926318A (en) Micro processor capable of being connected with a coprocessor
JPS63827B2 (ko)
KR920008428B1 (ko) 메인 메모리와 캐시 메모리내에 기억된 데이타의 불일치를 방지하는 데이타 처리장치
JPS6319058A (ja) メモリ装置
JPH11316695A (ja) ス―パ―スカラ―マイクロプロセッサ―の停止点インタ―ラプト発生装置
US4628450A (en) Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor
JPS6362778B2 (ko)
JPH09167117A (ja) マイクロコンピュータおよびこれを用いたリアルタイムシステム
JPH059815B2 (ko)
JPH03208158A (ja) 電子制御装置
JP2597156Y2 (ja) 評価用マイクロコンピュータ
JPS60193046A (ja) 命令例外検出方式
JPS63249206A (ja) プログラマブルコントロ−ラ
JPS59161750A (ja) デバツグ装置におけるブレ−ク制御方式
JPH03127126A (ja) 情報処理装置
JPH07244610A (ja) 情報処理装置
KR20040047399A (ko) 메모리 영역 억세스 제어 방법
JPH06139084A (ja) 情報処理装置
JPH0346053A (ja) 複プロセッサ間制御方式
JPS5914061A (ja) メモリバンク切換回路
JPH0789325B2 (ja) エラー処理方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061226

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee