KR920017369A - 디지탈 pll상태 검출 회로 - Google Patents

디지탈 pll상태 검출 회로 Download PDF

Info

Publication number
KR920017369A
KR920017369A KR1019910002837A KR910002837A KR920017369A KR 920017369 A KR920017369 A KR 920017369A KR 1019910002837 A KR1019910002837 A KR 1019910002837A KR 910002837 A KR910002837 A KR 910002837A KR 920017369 A KR920017369 A KR 920017369A
Authority
KR
South Korea
Prior art keywords
output
phase
detection circuit
digital pll
state detection
Prior art date
Application number
KR1019910002837A
Other languages
English (en)
Other versions
KR930008431B1 (ko
Inventor
이석희
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019910002837A priority Critical patent/KR930008431B1/ko
Publication of KR920017369A publication Critical patent/KR920017369A/ko
Application granted granted Critical
Publication of KR930008431B1 publication Critical patent/KR930008431B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음

Description

디지털 PLL상태 검출 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 개략도,
제3도는 제2도에 따른 구체 회로도.

Claims (10)

  1. 위상검출기(11)와, 상기 위상검출기(11)의 각 출력들을 입력하여 비교하는 로우 패스 필터(100)와, 상기 로우패스필터(100)의 출력을 입력하여 소정의 발진 출력을 제공하는 전압 제어 발진기(13)와, 상기 전압제어발진기(13)의 발진출력을 소정분주하는 분주회로(14)를 구비한 디지털 PLL상태 검출회로에 있어서, 상기 위상검출기(11)로 입력되는 각 입력들의 위상을 비교하기 위한 위상 비교수단과, 상기 위상비교 수단의 출력에 따라 선택적으로 바이패싱 시키기 위한 바이패스 수단과, 상기 바이패스 수단에 의해 바이패싱되지 않은 상기 위상비교수단의 출력을 시간적으로 일정한 크기의 출력이 되도록 하기 위한 피크검출수단과, 상기 피크검출수단의 출력에 따라 스위칭하여 루프의 로크 또는 언로크상태를 지시하기 위한 스위칭 및 지시수단으로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.
  2. 제1항에 있어서, 상기 위상비교수단이 상기 위상검출기(11)의 입력라인(S1, S2)들에 연결되어 상기 입력에 따른 배타적 논리함을 도출시키기 위한 익스크루시브오아게이트(EOR1)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출회로.
  3. 제1항에 있어서, 상기 바이패스수단이 상기 위상비교수단의 출력과 접지사이에 접속되어 루프가 로크되었을 경우 상기 위상비교수단의 출력을 바이패싱시키는 커패시터(C1)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.
  4. 제1항에 있어서, 상기 피크검출 수단이 상기 위상비교수단의 바이패싱 되지 않은 출력을 DC전압이 되도록 하기 위해 상기 위상비교 수단의 출력에 애노드가 연결된 다이오드(D1) 및 상기 다이오드(D1)의 캐소드와 접지간의 연결된 전해 커패시터(C2)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.
  5. 제1항에 있어서, 상기 스위칭 및 지시수단이 상기 피크검출수단의 출력에 연결된 바이어스용저항(R1, R2)과, 상기 저항(R1)에 베이스가 연결된 트랜지스터(Q1), 상기 트랜지스터(Q1)의 컬렉터와 전원전압(VCC)간에 연결된 저항(R3) 및 발광다이오드(LED1)로 구성됨을 특징으로 하는 디지털 PLL상태 검출 회로.
  6. 위상검출기(11), 로우패스필터(100), 전압제어발진기(13), 분주회로(14)를 구비한 디지털 PLL 상태 검출 회로에 있어서, 상기 위상검출기(11)의 기준입력 신호라인(S1) 및 비교 입력 신호라인(S2)에 연결되어 PLL의 로크 또는 언로크 상태를 검출하기 위한 위상비교부(401)와, 상기 위상비교부(401)에 연결되어 상기 로크시에는 상기 위상비교부(401)의 출력을 바이패싱 시키기 위한 바이패스부(402)와, 상기 바이패스부(402)에 연결되어 상기 언로크시에는 상기 위상비교부(401)의 출력을 DC전압이 되도록 하기 위한 피크검출부(403)와, 상기 피크검출부(403)에 연결되어 PLL의 언로크시에는 스위칭하여 사용자에 언로크 상태를 경보해 주기위한 스위칭 및 지시부(404)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.
  7. 제6항에 있어서, 상기 위상비교부(401)가 상기 위상 검출기(11)의 상기 입력들을 배타적 논리화하여 상기 바이패스부(402)로 출력하기 위한 익스크루시브 오아게이트(EOR1)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.
  8. 제7항에 있어서, 상기 바이패스부(402)가 상기 익스크루시브 오아게이트(EOR1)의 출력에 따라 선택적으로 바이패싱하여 상기 피크검출부(403)로 출력하기 위한 커패시터(C1)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.
  9. 제8항에 있어서, 상기 피크검출부(403)가 상기 익스크루시브 오아게이트(EOR1)의 바이패싱 되지 않은 출력을 DC화하여 상기 스위칭 및 지시부(404)로 출력하기 위한 다이오드(D1) 및 전해커패시터(C2)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.
  10. 제9항에 있어서, 상기 스위칭 및 지시부(404)가 상기 다이오드(D1) 및 전해 캐패시터(C2)의 출력을 입력하여 언로크 상태를 경보하기 위한 스위칭용 트랜지스터(Q1) 및 바이어스용저항(R1, R2), 전원전압(Vcc)과 상기 트랜지스터(Q1)의 컬렉터간에 연결된 경보용 부저로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910002837A 1991-02-21 1991-02-21 디지탈 pll상태 검출 회로 KR930008431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910002837A KR930008431B1 (ko) 1991-02-21 1991-02-21 디지탈 pll상태 검출 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910002837A KR930008431B1 (ko) 1991-02-21 1991-02-21 디지탈 pll상태 검출 회로

Publications (2)

Publication Number Publication Date
KR920017369A true KR920017369A (ko) 1992-09-26
KR930008431B1 KR930008431B1 (ko) 1993-08-31

Family

ID=19311335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002837A KR930008431B1 (ko) 1991-02-21 1991-02-21 디지탈 pll상태 검출 회로

Country Status (1)

Country Link
KR (1) KR930008431B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348198B1 (ko) * 1999-10-19 2002-08-09 닛뽄덴끼 가부시끼가이샤 동작 전압의 증가 없이 위상 오프셋을 감소시킬 수 있는위상 동기 루프 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348198B1 (ko) * 1999-10-19 2002-08-09 닛뽄덴끼 가부시끼가이샤 동작 전압의 증가 없이 위상 오프셋을 감소시킬 수 있는위상 동기 루프 회로

Also Published As

Publication number Publication date
KR930008431B1 (ko) 1993-08-31

Similar Documents

Publication Publication Date Title
CA2010265C (en) Phase-locked loop apparatus
KR970003096B1 (ko) 고속 고정 전류 감소 및 클램핑 회로를 구비한 위상 고정 루프
US5410571A (en) PLL frequency synthesizer circuit
ATE95960T1 (de) Frequenzsynthesierer mit digitalem phasendetektor mit optimaler steuerung und lockanzeige vom pegel-typ.
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
KR830009698A (ko) 개선된 로크-인을 갖는 위상고정 루우프
US4975650A (en) Phase detector
US6940323B2 (en) Phase locked loop circuit with an unlock detection circuit and a switch
KR940012854A (ko) 안정된 위상 변별기를 갖는 위상 동기 루프
KR920017369A (ko) 디지탈 pll상태 검출 회로
KR950013046A (ko) 위상록 루프회로
KR900015469A (ko) Afc 회로
US6466068B2 (en) Phase locked loop having DC bias circuitry
SE9903157D0 (sv) Method and Arrangement for Locking Voltage to a Voltage-Controlled Oscillator
JPS6327456Y2 (ko)
JPH05315950A (ja) Ｐｌｌ回路
JPS5669934A (en) Leading-in sweep device of pll circuit
JPS6324666Y2 (ko)
JPH0756544Y2 (ja) ビデオ同期検波回路
JPH0278322A (ja) 位相同期発振器のループ切替回路
JPS6390214A (ja) 多モ−ドｐｌｌ回路
KR950008483B1 (ko) 위상 폐쇄 루프주파수 신서싸이저 회로
JPH0752842B2 (ja) フェイズロックル−プ集積回路
JP2570472B2 (ja) ディジタルｐｌｌ回路
KR880002862Y1 (ko) 디지탈 클럭의 동기식 주파수 체배기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010801

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee