Claims (10)
위상검출기(11)와, 상기 위상검출기(11)의 각 출력들을 입력하여 비교하는 로우 패스 필터(100)와, 상기 로우패스필터(100)의 출력을 입력하여 소정의 발진 출력을 제공하는 전압 제어 발진기(13)와, 상기 전압제어발진기(13)의 발진출력을 소정분주하는 분주회로(14)를 구비한 디지털 PLL상태 검출회로에 있어서, 상기 위상검출기(11)로 입력되는 각 입력들의 위상을 비교하기 위한 위상 비교수단과, 상기 위상비교 수단의 출력에 따라 선택적으로 바이패싱 시키기 위한 바이패스 수단과, 상기 바이패스 수단에 의해 바이패싱되지 않은 상기 위상비교수단의 출력을 시간적으로 일정한 크기의 출력이 되도록 하기 위한 피크검출수단과, 상기 피크검출수단의 출력에 따라 스위칭하여 루프의 로크 또는 언로크상태를 지시하기 위한 스위칭 및 지시수단으로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.Voltage control for providing a predetermined oscillation output by inputting a phase detector 11, a low pass filter 100 for inputting and comparing the outputs of the phase detector 11, and an output of the low pass filter 100; In a digital PLL state detection circuit having an oscillator 13 and a frequency divider circuit 14 for dividing an oscillation output of the voltage controlled oscillator 13, a phase of each input input to the phase detector 11 is determined. Outputting the phase comparison means for comparison, the bypass means for selectively bypassing according to the output of the phase comparing means, and the output of the phase comparing means not bypassed by the bypass means in time constant size Peak detection means for switching, and switching and indicating means for indicating the locked or unlocked state of the loop by switching according to the output of the peak detection means. Digital PLL state detection circuit.
제1항에 있어서, 상기 위상비교수단이 상기 위상검출기(11)의 입력라인(S1, S2)들에 연결되어 상기 입력에 따른 배타적 논리함을 도출시키기 위한 익스크루시브오아게이트(EOR1)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출회로.2. The phase comparator according to claim 1, wherein the phase comparison means is connected to the input lines (S1, S2) of the phase detector (11) and comprises an exclusive ore gate (EOR1) for deriving exclusive logic according to the input. Digital PLL state detection circuit.
제1항에 있어서, 상기 바이패스수단이 상기 위상비교수단의 출력과 접지사이에 접속되어 루프가 로크되었을 경우 상기 위상비교수단의 출력을 바이패싱시키는 커패시터(C1)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.The digital PLL of claim 1, wherein the bypass means is constituted by a capacitor C1 connected between the output of the phase comparing means and ground to bypass the output of the phase comparing means when the loop is locked. State detection circuit.
제1항에 있어서, 상기 피크검출 수단이 상기 위상비교수단의 바이패싱 되지 않은 출력을 DC전압이 되도록 하기 위해 상기 위상비교 수단의 출력에 애노드가 연결된 다이오드(D1) 및 상기 다이오드(D1)의 캐소드와 접지간의 연결된 전해 커패시터(C2)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.A diode (D1) and a cathode of the diode (D1) having an anode connected to the output of the phase comparing means for causing the peak detection means to bring the non-passed output of the phase comparing means to a DC voltage. A digital PLL state detection circuit comprising an electrolytic capacitor (C2) connected between ground and ground.
제1항에 있어서, 상기 스위칭 및 지시수단이 상기 피크검출수단의 출력에 연결된 바이어스용저항(R1, R2)과, 상기 저항(R1)에 베이스가 연결된 트랜지스터(Q1), 상기 트랜지스터(Q1)의 컬렉터와 전원전압(VCC)간에 연결된 저항(R3) 및 발광다이오드(LED1)로 구성됨을 특징으로 하는 디지털 PLL상태 검출 회로.2. The method of claim 1, wherein the switching and indicating means comprises: bias resistors R1 and R2 connected to an output of the peak detection means, transistors Q1 and bases having a base connected to the resistor R1. A digital PLL state detection circuit comprising a resistor (R3) and a light emitting diode (LED1) connected between a collector and a power supply voltage (VCC).
위상검출기(11), 로우패스필터(100), 전압제어발진기(13), 분주회로(14)를 구비한 디지털 PLL 상태 검출 회로에 있어서, 상기 위상검출기(11)의 기준입력 신호라인(S1) 및 비교 입력 신호라인(S2)에 연결되어 PLL의 로크 또는 언로크 상태를 검출하기 위한 위상비교부(401)와, 상기 위상비교부(401)에 연결되어 상기 로크시에는 상기 위상비교부(401)의 출력을 바이패싱 시키기 위한 바이패스부(402)와, 상기 바이패스부(402)에 연결되어 상기 언로크시에는 상기 위상비교부(401)의 출력을 DC전압이 되도록 하기 위한 피크검출부(403)와, 상기 피크검출부(403)에 연결되어 PLL의 언로크시에는 스위칭하여 사용자에 언로크 상태를 경보해 주기위한 스위칭 및 지시부(404)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.A digital PLL state detection circuit having a phase detector 11, a low pass filter 100, a voltage controlled oscillator 13, and a divider circuit 14, wherein the reference input signal line S1 of the phase detector 11 is provided. And a phase comparator 401 connected to a comparison input signal line S2 for detecting a locked or unlocked state of the PLL, and a phase comparator 401 connected to the phase comparator 401 when the lock is performed. Bypass unit 402 for bypassing the output of the output, and the peak detection unit 403 connected to the bypass unit 402 to make the output of the phase comparator 401 to the DC voltage when the unlocking; And a switching and indicating unit (404) connected to the peak detection unit (403) to switch when the PLL is unlocked to alert the user to the unlock state.
제6항에 있어서, 상기 위상비교부(401)가 상기 위상 검출기(11)의 상기 입력들을 배타적 논리화하여 상기 바이패스부(402)로 출력하기 위한 익스크루시브 오아게이트(EOR1)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.7. The phase comparator 401 of claim 6, wherein the phase comparator 401 comprises an exclusive ore gate EOR1 for exclusively logically outputting the inputs of the phase detector 11 to the bypass unit 402. Digital PLL state detection circuit.
제7항에 있어서, 상기 바이패스부(402)가 상기 익스크루시브 오아게이트(EOR1)의 출력에 따라 선택적으로 바이패싱하여 상기 피크검출부(403)로 출력하기 위한 커패시터(C1)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.8. The capacitor of claim 7, wherein the bypass unit 402 is configured to selectively bypass the output of the exclusive oragate EOR1 to the peak detector 403. Digital PLL state detection circuit.
제8항에 있어서, 상기 피크검출부(403)가 상기 익스크루시브 오아게이트(EOR1)의 바이패싱 되지 않은 출력을 DC화하여 상기 스위칭 및 지시부(404)로 출력하기 위한 다이오드(D1) 및 전해커패시터(C2)로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.The diode D1 and the electrolytic capacitor of claim 8, wherein the peak detector 403 converts the non-passed output of the exclusive oragate EOR1 to the switching and indicating unit 404. And a digital PLL state detection circuit.
제9항에 있어서, 상기 스위칭 및 지시부(404)가 상기 다이오드(D1) 및 전해 캐패시터(C2)의 출력을 입력하여 언로크 상태를 경보하기 위한 스위칭용 트랜지스터(Q1) 및 바이어스용저항(R1, R2), 전원전압(Vcc)과 상기 트랜지스터(Q1)의 컬렉터간에 연결된 경보용 부저로 구성됨을 특징으로 하는 디지털 PLL 상태 검출 회로.The switching transistor (Q1) and the bias resistor (R1) for inputting the outputs of the diode (D1) and electrolytic capacitor (C2) to alert the unlock state. R2), an alarm buzzer connected between a power supply voltage (Vcc) and a collector of the transistor (Q1).
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: This is to be disclosed by the original application.