KR920015194A - 병렬 파이프라인 명령 처리 장치 - Google Patents

병렬 파이프라인 명령 처리 장치 Download PDF

Info

Publication number
KR920015194A
KR920015194A KR1019920000926A KR920000926A KR920015194A KR 920015194 A KR920015194 A KR 920015194A KR 1019920000926 A KR1019920000926 A KR 1019920000926A KR 920000926 A KR920000926 A KR 920000926A KR 920015194 A KR920015194 A KR 920015194A
Authority
KR
South Korea
Prior art keywords
instruction
operand
reading
result
writing
Prior art date
Application number
KR1019920000926A
Other languages
English (en)
Other versions
KR950012118B1 (ko
Inventor
도모히사 아라이
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR920015194A publication Critical patent/KR920015194A/ko
Application granted granted Critical
Publication of KR950012118B1 publication Critical patent/KR950012118B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

내용 없음

Description

병렬 파이프라인 명령 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예의 구성을 도시한 블럭도, 제2도는 제1도는 병렬 파이프라인 명령 처리 장치의 명령 포맷도, 제3도는 파이프라인 구조를 설명하는 타이밍도.

Claims (1)

  1. n개(n은 1 이상의 자연수)의 명령을 병렬로 나열하여 이루어지는 명령 열을 갖고 이들 명령 열을 기억하는 제1기억수단, 제1기억수단에서 소정 명령 열을 독출하는 명령 열 독출 수단, 독출 수단에서 독출한 명령 열 중의 n개의 명령에 대응하여 이들 명령이 지정한는 명령을 처리한는 n개의 명령 처리 수단 및 이들 명령 처리 수단이 사용하는 오퍼랜드를 기억하여 이들 명령 처리 수단에서 독립하여 판독/기입가능한 제2기억수단을 구비하여 n개의 명령을 병렬로 처리하는 병렬 파이프라인 명령 처리 장치에 있어서, 상기 각각의 명령 처리 수단이 상기 명령이 지정하는 명령의 실행에 필요한 입력 오퍼랜드를 상기 제2기억 수단으로 독출하는 입력 오퍼랜드 독출 수단, 상기 오퍼랜드 독출 수단에서 독출한 입력을 오퍼랜드를 사용하여 명령을 실행하는 명령 실행 수단, 상기 명령 실행 수단의 명령 실행 결과 얻어진 결과 오퍼랜드를 입력 오퍼랜드로 하여 필요로 하는 1 머신·사이클 후의 명령열 중의 명령을 실행하는 상기 명령 실행 수단에 상기 결과 오퍼랜드를 직접 공급하는 쇼트 패스 수단 및 상기 결과 오퍼랜드를 상기 제2기억 수단에 기입하는 결과 오퍼랜드 기입 수단을 구비하고, 먼저 상기 명령 열의 독축과 상기 입력 오퍼랜드의 독출을 행한 다음에, 상기 명령 처리와 상기 쇼트 패스의 발생을 실행하고, 다음에 상기 결과 오퍼랜들를 기입하는 파이프라인 명령 처리에 의해 분기 명령 이외의 명령을 실행하는 한편, 상기 명령 처리수단중의 1개의 명령 처리 수단이 상기 명령이 지정하는 입력 오퍼랜드를 상기 제2기억 수단에서 독출하는 입력 오퍼랜드 독출 수단, 실행 명령 열에 계속되는 명령 열의 어드레스를 생성하는 후속 어드레스 생성 수단, 분기 방향 명령 열의 어드레스를 생성하는 분기 어드레스 생성 수단, 상기 후속 어드레스 생성 수단에 의해 생성된 후속 어드레스를 입력 오퍼랜드로 하여 필요로 하는 1 머신·사이클 후의 명령 열 중의 명령을 실행하는 명령 실행 수단에 그의 후속 어드레스를 직접 공급하는 쇼트 패스 수단 및 상기 후속 어드레스를 상기 제2기억 수단에 기입하는 결과 오퍼랜드 기입 수단을 구비하고, 상기 다음 명령 열의 독출 및 상기 후속 어드레스의 생성을 병렬로 행한 다음에, 상기 입력 오퍼랜드의 독출 및 상기 분기 어드레스의 생성을 병렬로 행하고, 다음에 상기 쇼트 패스를 발생시키며, 다음에 상기 결과 오퍼랜드를 기입하는 파이프라인 명령 처리에 의해 분기 명령을 실행하는 것을 특징으로 하는 병령 파이프 라인 명령 처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920000926A 1991-01-23 1992-01-23 병렬 파이프라인 명령 처리 장치 KR950012118B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3006284A JP2874351B2 (ja) 1991-01-23 1991-01-23 並列パイプライン命令処理装置
JP91-006284 1991-01-23
JP91-6284 1991-01-23

Publications (2)

Publication Number Publication Date
KR920015194A true KR920015194A (ko) 1992-08-26
KR950012118B1 KR950012118B1 (ko) 1995-10-14

Family

ID=11634096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000926A KR950012118B1 (ko) 1991-01-23 1992-01-23 병렬 파이프라인 명령 처리 장치

Country Status (3)

Country Link
EP (1) EP0496407A3 (ko)
JP (1) JP2874351B2 (ko)
KR (1) KR950012118B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140113609A (ko) * 2013-03-15 2014-09-24 인텔 코오퍼레이션 오버로드 체크를 수행하기 위한 명령어

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2148492T3 (es) * 1994-01-10 2000-10-16 Dow Chemical Co Ordenador de arquitectura harvard superescalar masivamente multiplexado.
EP0724215A1 (en) * 1995-01-26 1996-07-31 Sun Microsystems, Inc. Method and apparatus for recovering from mispredicted branches in a pipelined processor
US5669001A (en) * 1995-03-23 1997-09-16 International Business Machines Corporation Object code compatible representation of very long instruction word programs
US5933651A (en) * 1995-09-29 1999-08-03 Matsushita Electric Works, Ltd. Programmable controller
US6112299A (en) * 1997-12-31 2000-08-29 International Business Machines Corporation Method and apparatus to select the next instruction in a superscalar or a very long instruction word computer having N-way branching
EP1050809A1 (en) * 1999-05-03 2000-11-08 STMicroelectronics SA Computer instruction dependency
EP1050808B1 (en) * 1999-05-03 2008-04-30 STMicroelectronics S.A. Computer instruction scheduling
JP3475860B2 (ja) 1999-06-24 2003-12-10 日本電気株式会社 演算処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140113609A (ko) * 2013-03-15 2014-09-24 인텔 코오퍼레이션 오버로드 체크를 수행하기 위한 명령어

Also Published As

Publication number Publication date
JP2874351B2 (ja) 1999-03-24
JPH04238537A (ja) 1992-08-26
KR950012118B1 (ko) 1995-10-14
EP0496407A2 (en) 1992-07-29
EP0496407A3 (en) 1993-04-28

Similar Documents

Publication Publication Date Title
KR870010438A (ko) 정보 처리장치
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR920022117A (ko) 메모리 억세스 장치
US4780819A (en) Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory
JPS5743247A (en) Information processing equipment
KR860007589A (ko) 데이터 처리장치
KR870004366A (ko) 데이터 처리 시스템
KR920015194A (ko) 병렬 파이프라인 명령 처리 장치
KR870011615A (ko) 부분 서입 제어장치
KR890000973A (ko) 마이크로코드 판독 제어 시스템
JPS5621242A (en) Pipeline control method for computer operation
KR900006854A (ko) 프로그램어블 콘트롤러
KR900014986A (ko) 마이크로 프로그램 제어장치
JPS57114950A (en) Loop processing system for program controller
SE8604223D0 (sv) Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instuktionssekvenser
KR900018807A (ko) 마이크로 명령수식 기능을 가진 제어장치
SE8604222D0 (sv) Sett och anordning for att i en pa forhand aavgjord ordningsfoljd exekvera tva instruktionssekvenser
KR950025532A (ko) 연산 처리 장치
KR940009822A (ko) 서브루틴분기명령실행방법
ES436303A1 (es) Perfeccionamientos en las disposiciones de circuitos para laejecucion de instrucciones de saltos de subprograma en ins- talaciones de proceso de datos.
JPS61274280A (ja) パタ−ン発生装置
JPS6437625A (en) Branch instruction control system
JPH04135237A (ja) マイクロプログラム制御情報処理装置
JPS5474337A (en) Microprogram controller
JPS57137944A (en) General register advance control system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee