KR920013674A - 캡 폴리사이드 비트라인 제조방법 - Google Patents

캡 폴리사이드 비트라인 제조방법 Download PDF

Info

Publication number
KR920013674A
KR920013674A KR1019900022048A KR900022048A KR920013674A KR 920013674 A KR920013674 A KR 920013674A KR 1019900022048 A KR1019900022048 A KR 1019900022048A KR 900022048 A KR900022048 A KR 900022048A KR 920013674 A KR920013674 A KR 920013674A
Authority
KR
South Korea
Prior art keywords
forming
bit line
cap
tisix
polysilicon
Prior art date
Application number
KR1019900022048A
Other languages
English (en)
Other versions
KR930011056B1 (ko
Inventor
양희식
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019900022048A priority Critical patent/KR930011056B1/ko
Publication of KR920013674A publication Critical patent/KR920013674A/ko
Application granted granted Critical
Publication of KR930011056B1 publication Critical patent/KR930011056B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음

Description

캡 폴리사이드 비트라인 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 공정단면도.

Claims (3)

  1. 기판위에 통상의 공정에 의해 트랜지스터를 형성하고 그 위에 LTO를 형성하며 접촉칭을 형성한 후 폴리실리콘을 형성하는 공정과, 상기 폴리실리콘에 도펀트를 도핑하고 비트라인을 형성하는 공정과, 상기 표면위에 Ti를형성하여N2분위기에서 제1리액션을 실시하여 초기형태의 TiSix실리사이드를 형성하는 공정과, 상기 폴리실리콘주위에 형성된 실리사이드를 남겨놓기 위하여 NH4OH:H2O2=1:1 조건의 용액에 3~7분간 담그는 공정과, 상기TiSix상기실리사이드의 제2리액션을 실시하여 TiSix를 TiSix2로 변환시키고 IMD를 형성하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 캡 폴리사이드 비트라인 제조방법.
  2. 제1항에 있어서, 제1리액션시 온도는 600-700℃로하고 30-60초간 실시함을 특징으로 하는 캡 폴리사이드비트라인 제조방법.
  3. 제1항에 있어서, 제2리액션시 온도는 800℃이상에서 30-60초간 실시함을 특징으로 하는 캡 폴리사이드 비트라인 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019900022048A 1990-12-27 1990-12-27 캡 폴리사이드 비트라인 제조방법 KR930011056B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900022048A KR930011056B1 (ko) 1990-12-27 1990-12-27 캡 폴리사이드 비트라인 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900022048A KR930011056B1 (ko) 1990-12-27 1990-12-27 캡 폴리사이드 비트라인 제조방법

Publications (2)

Publication Number Publication Date
KR920013674A true KR920013674A (ko) 1992-07-29
KR930011056B1 KR930011056B1 (ko) 1993-11-20

Family

ID=19308669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900022048A KR930011056B1 (ko) 1990-12-27 1990-12-27 캡 폴리사이드 비트라인 제조방법

Country Status (1)

Country Link
KR (1) KR930011056B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2008203806B2 (en) * 2001-08-09 2012-03-22 Northwest Plant Breeding Company Wheat plants having increased resistance to imdazolinone herbicides

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2008203806B2 (en) * 2001-08-09 2012-03-22 Northwest Plant Breeding Company Wheat plants having increased resistance to imdazolinone herbicides

Also Published As

Publication number Publication date
KR930011056B1 (ko) 1993-11-20

Similar Documents

Publication Publication Date Title
KR920013674A (ko) 캡 폴리사이드 비트라인 제조방법
KR950021503A (ko) 병합 디바이스를 지원하기 위한 바이씨모스(BiCMOS) 및 이의 형성방법
KR970077210A (ko) 텅스텐 실리사이드를 갖는 반도체소자 제조방법
KR960008564B1 (en) Gate electrode-forming method
KR930018676A (ko) 게이트절연막 형성방법
KR930022589A (ko) 반도체장치의 제조방법
KR950021271A (ko) 박막트랜지스터 제조 방법
KR950030336A (ko) 캐패시터의 유전체막 형성방법
KR970054387A (ko) 모스트랜지스터 제조 방법
KR970052100A (ko) 반도체 장치 제작에서의 도펀트 활성화 방법
KR900003978A (ko) 반도체장치의 제조방법
KR0178999B1 (ko) 반도체 소자의 비트라인 형성방법
KR950028200A (ko) 모스 트랜지스터 제조방법
KR970052938A (ko) 코발트실리사이드막 형성방법
KR940022893A (ko) 반도체 소자의 게이트 형성방법
KR960026929A (ko) 트랜지스터 제조방법
KR960026629A (ko) 반도체 소자의 금속배선 형성 방법
KR960035875A (ko) 반도체 소자의 게이트전극 형성방법
KR950025879A (ko) 반도체장치의 제조방법
KR960026198A (ko) 반도체 소자의 콘택홀 매립방법
KR920007221A (ko) 스태틱램의 제조방법
KR920007233A (ko) 절연게이트형 전계효과 트랜지스터 제조방법
KR970018116A (ko) 반도체메모리장치의 제조방법
KR940018914A (ko) 반도체 소자의 제조방법
KR920022492A (ko) 반도체 소자의 폴리사이드 라인 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061026

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee