KR940022893A - 반도체 소자의 게이트 형성방법 - Google Patents
반도체 소자의 게이트 형성방법 Download PDFInfo
- Publication number
- KR940022893A KR940022893A KR1019930004170A KR930004170A KR940022893A KR 940022893 A KR940022893 A KR 940022893A KR 1019930004170 A KR1019930004170 A KR 1019930004170A KR 930004170 A KR930004170 A KR 930004170A KR 940022893 A KR940022893 A KR 940022893A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- semiconductor device
- mixed solution
- silicide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 239000011259 mixed solution Substances 0.000 claims abstract 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract 5
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims abstract 2
- 239000000908 ammonium hydroxide Substances 0.000 claims abstract 2
- 239000000243 solution Substances 0.000 claims abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 238000004140 cleaning Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 claims 1
- 238000007654 immersion Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract 3
- 230000002159 abnormal effect Effects 0.000 abstract 2
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 이상산화 없는 게이트를 형성하기에 적당하도록 한 반도체 소자의 게이트 형성방법에 관한 것으로, 종래에는 폴리사이드 형성을 위한 열처리 공정시 게이트 측면에 이상산화가 발생하므로써 게이트를 원하는 크기로 할수 없었으나, 본발명에서는 폴리사이드(24)형성을 위한 열처리공정전에 실리사이드(23)를 혼합용액(수산화 암모늄+과산화 수소수)에 일정시간 담그고, 희석 HF용액에 일정시간 담근후 열처리공정을 실시하므로써 상기 결점을 개선시킬 수 있는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 반도체 소자의 게이트 형성을 나타낸 공정단면도.
Claims (5)
- 기판(20)위에 게이트 산화막(21) 및 폴리실리콘(23)을 차례로 형성한 후 표면에 이온을 도우핑하고, 표면의 글래스를 제거하는 단계와, 전표면에 실리사이드(23)를 형성한후 상기 폴리실리콘(22) 및 실리사이드(23)를 선택적으로 제거하여 게이트를 형성하는 단계와, 표면을 세정하고, 혼합용액에 담그어 실리사이드(23)의 부분을 제거한후 희석 HF용액에 일정시간 담그고, 열처리하여 실리사이드(23)를 폴리사이드(24)로 치환하는 단계를 포함하여 이루어지는 반도체 소자의 게이트 형성방법.
- 제1항에 있어서, 혼합용액으로 수산화 암모늄+과산화수소수를 사용하는 반도체 소자의 게이트 형성 방법.
- 제1항 또는 제2항에 있어서, 혼합용액의 온도를 30℃~100℃로 하는 반도체 소자의 게이트 형성방법.
- 제3항에 있어서, 혼합용액의 비율을 NH4OH 27 Wt% : H2O230WT% : H2O=1:1:5~1:2:10으로 하는 반도체 소자의 게이트 형성방법.
- 제3항에 있어서, 혼합용액에 담그는 시간을 5분~20분으로 하는 반도체 소자의 게이트 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930004170A KR100192392B1 (ko) | 1993-03-18 | 1993-03-18 | 반도체 소자의 게이트 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930004170A KR100192392B1 (ko) | 1993-03-18 | 1993-03-18 | 반도체 소자의 게이트 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940022893A true KR940022893A (ko) | 1994-10-21 |
KR100192392B1 KR100192392B1 (ko) | 1999-06-15 |
Family
ID=19352374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930004170A KR100192392B1 (ko) | 1993-03-18 | 1993-03-18 | 반도체 소자의 게이트 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100192392B1 (ko) |
-
1993
- 1993-03-18 KR KR1019930004170A patent/KR100192392B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100192392B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930005122A (ko) | 반도체 장치의 게이트 산화막 형성법 | |
KR970013100A (ko) | 반도체 및 반도체기판표면의 산화막의 형성방법 | |
TW356570B (en) | Semiconductor device fabrication method and its treating liquid for the same | |
US20050139230A1 (en) | Method for cleaning semiconductor wafers | |
JPH04113620A (ja) | 半導体基板の洗浄方法 | |
KR920010774A (ko) | 반도체장치의 제조방법 | |
US6878578B1 (en) | Method for forming a high quality chemical oxide on a freshly cleaned silicon surface as a native oxide replacement | |
KR940022893A (ko) | 반도체 소자의 게이트 형성방법 | |
US3669775A (en) | Removal of boron and phosphorous-containing glasses from silicon surfaces | |
KR960005852A (ko) | 반도체장치의 제조방법 | |
US6423646B1 (en) | Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface | |
KR100199373B1 (ko) | 웨이퍼 세정방법 | |
KR950021210A (ko) | 반도체 소자의 산화막 형성방법 | |
KR970003560A (ko) | 반도체소자의 제조방법 | |
KR970003582A (ko) | 반도체 웨이퍼 세정방법 | |
KR960026394A (ko) | 반도체 소자의 실리사이드막 형성 방법 | |
KR950007007A (ko) | 반도체 소자의 자연산화막 제거방법 | |
KR960026197A (ko) | 반도체 소자의 실리사이드막 형성방법 | |
KR950015625A (ko) | 웨이퍼 세정방법 | |
KR970052621A (ko) | 반도체 소자의 제조 방법 | |
KR950025492A (ko) | 폴리실콘 식각시 발생하는 폴리머 제거방법 | |
KR960003754B1 (ko) | 웨이퍼 세척공정시 워터마크 제거방법 | |
KR940001301A (ko) | 접촉창 표면세정방법 | |
JPS5512726A (en) | Process for manufacturing semiconductor substrate | |
KR960019592A (ko) | 웨이퍼에서의 불순물 농도 감소 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |