KR920011075A - 레벨 변환 회로 - Google Patents

레벨 변환 회로 Download PDF

Info

Publication number
KR920011075A
KR920011075A KR1019910019686A KR910019686A KR920011075A KR 920011075 A KR920011075 A KR 920011075A KR 1019910019686 A KR1019910019686 A KR 1019910019686A KR 910019686 A KR910019686 A KR 910019686A KR 920011075 A KR920011075 A KR 920011075A
Authority
KR
South Korea
Prior art keywords
circuit
transistors
output
power supply
current
Prior art date
Application number
KR1019910019686A
Other languages
English (en)
Inventor
노나까 가즈유끼
사이또 신지
아이사까 데쓰야
아끼야마 다께히로
다께가와 고우지
Original Assignee
세끼사와 요시
후지쓰 가부시끼가이샤
하요시 도시유끼
후지쓰 브이 엘 에스 아이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쓰 가부시끼가이샤, 하요시 도시유끼, 후지쓰 브이 엘 에스 아이 가부시끼가이샤 filed Critical 세끼사와 요시
Publication of KR920011075A publication Critical patent/KR920011075A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H03K19/01812—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

레벨 변환 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 레벨 변환회로의 기본 구성을 도시한 도, 제3도는 본 발명의 제1실시예로서 레벨 변환회로의 구성을 도시한 회로도.

Claims (23)

  1. 서로 접속된 에미터를 가지며 적어도 하나가 ECL 논리레벨의 입력신호(IN, XVin;Vin, Xvin)를 수신하는 각각의 제1 및 2트랜지스터(T1, T2;T11, T12)를 갖는 전류 스위치 회로와, 제1 및 제2트랜지스터 중의 적어도 하나의 콜렉터에 접속된 출력 트랜지스터(T3, T4;T14, T15;Q7, Q8;T21)를 포함하는 ECL논리회로(1, 11, 11a, 11b), 적어도 하나가 출력 트랜지스터의 출력 단에 접속되는 제3 및 4트랜지스터(T5, T6;T16, T17;Q9, Q10;T22, T23)를 갖는 전류 미러 회로를 포함하고, 출력단을 통해 흐르는 전류를 제어해서 출력단에서 신호의 레벨 변환을 수행하는 전류 제어회로(3, 13, 13a, 13b), 및 전류 제어회로에 연결되어 있고 제어신호(C, S)에 응답하여 출력 트랜지스터로부터 전류 제어회로에 전류의 공급이나 중지를 제어하는 스위치회로(2, 12, 12a)로 이루어지는 레벨 변환회로.
  2. 제1항에 있어서, 본 레벨 변환회로가 적용되는 장치나 시스템이 대기 상태 또는 작동 상태에 있는지를 지시하는 제어신호(S)를 수신하는 제어신호 단자(20)를 더 포함하는 레벨 변환회로.
  3. 제2항에 있어서, 본 레벨 변환회로를 포함하는 장치나 시스템이 대기 상태 또는 작동 상태에 있는지를 판단하기 위한 제어장치(15)와, 제어 신호 단자를 통해 스위치 회로를 구동하기 위하여 제어장치로부터 출력신호에 응답하는 구동장치(16,17)를 더 포함하는 레벨 변환회로.
  4. 제3항에 있어서, 제어신호(S)가 대기 상태를 지시하면 스위치 회로(12)는 출력 트랜지스터로부터 전류 제어회로에 공급된 전류를 차단하기 위하여 비활성화되고, 제어신호가 작동상태를 지시하면 스위치회로는 출력 트랜지스터로부터 전류 제어회로로 공급된 전류를 발생시키기 위하여 활성화 되는 레벨 변환회로.
  5. 제4항에 있어서, 전류 제어회로로부터 레벨 변환된 신호에 응답하여 CMOS논리 레벨의 출력신호(Vout)를 형성하는 출력스테이지 회로(14,14a)를 더 포함하는 레벨 변환회로.
  6. 제5항에 있어서, 출력 스테이지 회로(14,14a는 전류 제어회로로부터 레벨 변환된 신호에 응답하는 제1인버터 회로(T18, R16;Q11, Q12)와, 제1인버터 회로의 출력신호에 응답하여 CMOS논리 레벨의 출력신호(Vout)를 형성하는 제2인버터 회로(Q3, Q4;Q13, Q14)로 이루어지며, 제1 및 2인버터회로 중의 적어도 하나가 CMOS구조의 형태인 레벨 변환회로.
  7. 제5항에 있어서, ECL논리회로(11, 11a)는 각각 제1 및 제2트랜지스터(T11, T12)의 해당 콜렉터(N1, N2)로 부터의 신호에 응답하는 제1 및 2출력 트랜지스터(T14, T15;Q7, Q8)를 포함하고, 스위치 회로(12)는 제어신호(S)에 응답하여, 제1출력트랜지스터(T14, Q7)의 출력단과 제3트랜지스터(T16, Q9) 사이 및 제2출력 트랜지스터(T15, Q8)의 출력단과 제4트랜지스터(T17, Q10) 사이에 접속되서, ECL 논리 회로(11, 11a) 및 전류 제어신호(13, 13a) 사이의 접속 및 비접속을 제어하도록 제어신호에 의해 ON 또는 OFF되는 한쌍의 스위칭 트랜지스터(Q1, Q2)를 포함하는 레벨 변환회로.
  8. 제7항에 있어서, 각각의 스위칭 트랜지스터(Q1, Q2)는 MOS 트랜지스터로 구성되는 레벨 변환회로.
  9. 제7항에 있어서, ECL논리 회로(11, 11a)는 제1 및 제2트랜지스터(T11, T12)의 각 콜렉터와 제1전원전압선(VCC)사이에 연결된 한쌍의 저항 요소(R11, R12;Q5, Q6) 및, 제1 및 2트랜지스터의 각 에미터와 제2전원전압선 (VEE) 사이에 연결되며, 정전압(VC)에 응답하여 제1 및 2트랜지스터 중의 하나를 흐르는 정전류를 발생시키는 정전류원(T13, R13)을 더 포함하는 레벨 변환회로.
  10. 제9항에 있어서, 각각의 저항요소들은 저항(R11, R12) 또는 게이트가 그의 드레인에 연결되는 MOS트랜지스터(Q5, Q6)로 구성되며, 각각의 제1 및 2출력 트랜지스터는 쌍극 트랜지스터(T14, T15) 또는 MOS트랜지스터(Q7, Q8)로 구성되고, 각각의 제3 및 4트랜지스터는 쌍극 트랜지스터(T16, T17) 또는 MOS트랜지스터(Q9, Q10)로 구성되는 레벨 변환회로.
  11. 제4항에 있어서, ECL논리 회로(11b)는 제1전원전압선(VCC)와 제1 및 2트랜지스터(T11, T12)중의 한콜렉터(N1)로 부터의 신호에 응답하는 단일 출력 트랜지스터(T21)로 이루어지고, 스위치 회로(12a)는 제1전원전압선과 제4트랜지스터 사이에 접속되어 있고 제어신호(S)에 응답하여 ON이나 OFF되서 전류 제어회로(13b)를 활성화 또는 비활성화 시키는 단일 스위칭 트랜지스터(T24)로 이루어지는 레벨 변환 회로.
  12. 제11항에 있어서, 단일 스위칭 트랜지스터(T24)는 쌍극 트랜지스터로 구성되는 레벨 변환회로.
  13. 제11항에 있어서, ECL 논리회로(11b)는 제1 및 2트랜지스터(T11, T12)의 각 콜렉터와 제1전원전압선(VCC)사이에 연결된 한쌍의 저항요소(R11,R12)와, 제1 및 2트랜지스터의 각 에미터와 제2전원전압선(VEE)사이에 연결되며 가변 저항(VP)에 응답하여 가변전압이 소정의 레벨에 있을 때 제1 및 2트랜지스터 중의 하나를 통해 흐르는 정전류를 일으키는 정전류원(T13, R13)더 포함한 레벨 변환회로.
  14. 제13항에 있어서, 각각의 저항 요소가 저항(R11, R12)로 구성되며, 단일 출력 트랜지스터가 쌍극 트랜지스터(T21)로 구성되고, 각각의 제3 및 4트랜지스터가 쌍극 트랜지스터( T22, T23)로 구성되는 레벨 변환회로.
  15. 제13항에 있어서, 제1 및 2전원전압선 사이에 연결되며 제어신호(S)에 응답해서 가변전압(VP)을 발생하는 제2구동장치(21)를 더 포함하는 레벨 변환회로.
  16. 제15항에 있어서, 제어신호(S)가 대기 상태를 지시할 때 스위치회로(12a)는 비활성화되서 단일 출력 트랜지스터로부터 전류 제어회로에 공급되야 하는 전류를 차단하며, 이때 제2구동장치(21)는 ECL논리회로(11b)에서의 정전류원을 비활성화시켜서 정전류가 제1 및 2트랜지스터 중의 하나를 흐르지 못하도록 하는 레벨 변환회로.
  17. 제16항에 있어서, 제어신호(S)가 작동상태를 지시할 때 스위치회로(12a)는 활성화되서 단일 출력 트랜지스터로부터 전류 제어회로에 공급되어야할 전류를 발생시키며, 이때 제2구동장치(21)가 ECL논리회로(11b)에서의 정전류원을 활성화시켜서 제1 및 2트랜지스터 중의 하나를 흐르는 정전류를 발생시키는 레벨 변환회로.
  18. 제1전원전압선(VCC), 제2전원전압선(VEE), 제1전원전압선에 연결되어 있고 서로 접속된 에미터를 가지며 ECL논리레벨의 입력신호(Vin, XVin)를 수신하는 제1 및 2트랜지스터(T11, T12), 제1 및 2트랜지스터와 제2전원전압선 사이에 연결된 정전류원(T13, R13) 및, 제1전원전압선에 연결되며 제1 및 2트랜지스터의 대응 콜렉터(N1, N2)로 부터의 신호에 응답하는 제1 및 2출력 트랜지스터(T14, T15;Q7, Q8)를 포함하는 ECL논리회로(11, 11a)제2전원전압선과 제1 및 2출력 트랜지스터의 대응 출력단 사이에 접속되는 제3 및 4트랜지스터(T16, T17;Q9, Q10)를 갖는 전류 미러 회로를 포함하며, 출력단 중의 하나를 흐르는 전류를 제어해서 한 출력단에서 신호의 레벨 변환을 수행하는 전류제어회로(13, 13a), 제1 및 2전원전압선 사이에 접속되며, 전류 제어회로부터 레벨 변환된 신호에 응답하여 CMOS논리 레벨의 출력신호(Vout)를 형성하는 출력스테이지 회로(14, 14a), 및 ECL논리 회로와 전류제어회로 사이에 접속되어 있고 제어신호(S)에 응답하여 제1 및 2출력 트랜지스터로부터 제3 및 4트랜지스터에 전류의 공급이나 중지를 제어하는 스위치 회로(12)로 이루어지는 레벨 변환회로.
  19. 제18항에 있어서, 본 발명의 레벨 변환 회로가 적용되는 장치나 시스템이 대기 상태 또는 작동 상태에 있는지를 판단해서 제어신호(S)를 형성하는 장치(15-17)를 더 포함하는 레벨 변환회로.
  20. 제19항에 있어서, 제어신호(S)가 대기 상태를 지시하면 스위치회로(12)는 비활성화되서 제1 및 2출력 트랜지스터로부터 제3 및 4트랜지스터로 공급되야할 전류를 차단하는 레벨 변환회로.
  21. 제1전원전압선(VCC), 제2전원전압선(VEE), 제1전원전압선에 접속되어 있고, 서로 접속된 에미터를 가지며 ECL논리 레벨의 입력신호(Vin, XVin)를 수신하는 제1 및 2트랜지스터(T11, T12), 제1 및 2트랜지스터와 제2전원전압선 사이에 연결된 정전류원(T13, R13) 및, 제1전원전압선에 접속되고 제1 및 2트랜지스터의 중의 한 콜렉터(N1)로부터의 신호에 응답하는 트랜지스터(T21)를 포함하는 ECL논리회로(11b), 출력 트랜지스터의 출력단과 제2전원전압선 사이에 접속되는 제3트랜지스터(T22)와, 제2전원전압선에 접속된 제4트랜지스터(T23)를 갖는 전류 미러회로를 포함하고, 출력단을 통해 흐르는 전류를 제어해서 출력단에서 신호의 레벨 변환를 수행하는 전류 제어회로(13b), 제1전원전압선과 제4트랜지스터 사이에 접속되며, 제어신호(S)에 응답하여 출력트랜지로부터 제3트랜지스터로 전류의 공급이나 중지를 제어하는 스위치 회로(12a), 및 제1 및 2전원전압선 사이에 접속되며 제어신호에 응답하여 정전류원의 활성화 및 비활성화를 제어하는 구동장치(21)로 이루어지는 레벨 변환회로.
  22. 제21항에 있어서, 본 레벨 변환회로가 적용되는 장치나 시스템이 대기 상태 또는 작동상태에 있는지를 판단해서 제어 신호(S)를 발생하는 장치(15-17)를 더 포함하는 레벨 변환회로.
  23. 제22항에 있어서, 제어신호(S)가 대기 상태를 지시할 때 스위치회로(12a)는 비활성화되서 출력 트랜지스터로부터 제3트랜지스터로 공급되야할 전류를 차단하고, 이때 구동장치(21)는 정전류원을 비활성화시켜서 정전류가 제1 및 2트랜지스터 중의 하나를 흐르는 것을 막는 레벨 변환회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910019686A 1990-11-06 1991-11-06 레벨 변환 회로 KR920011075A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2300701A JPH04172713A (ja) 1990-11-06 1990-11-06 レベル変換回路
JP90-300701 1990-11-06

Publications (1)

Publication Number Publication Date
KR920011075A true KR920011075A (ko) 1992-06-27

Family

ID=17888045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019686A KR920011075A (ko) 1990-11-06 1991-11-06 레벨 변환 회로

Country Status (4)

Country Link
US (1) US5287019A (ko)
EP (1) EP0485291A3 (ko)
JP (1) JPH04172713A (ko)
KR (1) KR920011075A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224621A (ja) * 1992-02-14 1993-09-03 Toshiba Corp 液晶パネル駆動電源用半導体装置
JP3071605B2 (ja) * 1993-04-23 2000-07-31 日本電気株式会社 半導体記憶装置
JP2546489B2 (ja) * 1993-04-23 1996-10-23 日本電気株式会社 レベル変換回路
US5598160A (en) * 1993-10-14 1997-01-28 Ricoh Company, Ltd. Signal processing circuit with built-in dynamic range matching
DE4409453A1 (de) * 1994-03-18 1995-09-21 Thomson Brandt Gmbh BiCMOS-Pegelwandler ECL-CMOS
DE69425368T2 (de) * 1994-04-15 2000-12-07 Stmicroelectronics S.R.L., Agrate Brianza Schaltung zur Verschiebung des Signalpegels von hohem auf ein niedriges Potential
JPH07303037A (ja) * 1994-05-06 1995-11-14 Mitsubishi Electric Corp エミッタ結合型論理回路
US5682108A (en) * 1995-05-17 1997-10-28 Integrated Device Technology, Inc. High speed level translator
US5850158A (en) * 1997-02-24 1998-12-15 Analog Devices, Inc. Actively regulated totem pole TTL output stage
IT1292096B1 (it) * 1997-06-05 1999-01-25 Sgs Thomson Microelectronics Circuito convertitore da logica bipolare a logica cmos a elevata velocita'
JP3003625B2 (ja) * 1997-06-05 2000-01-31 日本電気株式会社 Ｃｍｌｃｍｏｓ変換回路
DE19930178C1 (de) * 1999-06-30 2001-01-11 Siemens Ag ECL/CMOS-Pegelwandler
US7969189B2 (en) * 2009-11-24 2011-06-28 Linear Technology Corporation Method and system for improved phase noise in a BiCMOS clock driver

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154917A (ja) * 1985-12-27 1987-07-09 Hitachi Ltd デジタル回路
US4713560A (en) * 1986-06-05 1987-12-15 Fairchild Semiconductor Corporation Switched impedance emitter coupled logic gate
JPS63126316A (ja) * 1986-11-17 1988-05-30 Hitachi Ltd 半導体集積回路装置
JPS6474823A (en) * 1987-09-17 1989-03-20 Fujitsu Ltd Emitter follower circuit
JPH0777346B2 (ja) * 1988-12-28 1995-08-16 株式会社東芝 論理レベル変換回路
JPH02303216A (ja) * 1989-05-17 1990-12-17 Fujitsu Ltd 半導体集積回路

Also Published As

Publication number Publication date
US5287019A (en) 1994-02-15
EP0485291A3 (en) 1992-08-19
EP0485291A2 (en) 1992-05-13
JPH04172713A (ja) 1992-06-19

Similar Documents

Publication Publication Date Title
KR100290725B1 (ko) 에미터 결합 로직-바이폴라 상보형 금속 산화물 반도체/상보형 금속 산화물 반도체 트랜슬레이터
US4783607A (en) TTL/CMOS compatible input buffer with Schmitt trigger
KR920011075A (ko) 레벨 변환 회로
JP2001060858A (ja) ２つの電源を有するシステムのためのパワー・オン・リセット回路
JPH0715308A (ja) パワーオンリセット回路
KR890015425A (ko) 바이폴라 트랜지스터와 cmos 트랜지스터를 사용한 반도체 집적회로
KR920013923A (ko) 레벨 변환 회로
EP0317145A2 (en) TTL-to-ECL input translator/driver circuit
JPH10163855A (ja) レベル変換回路
JP2865256B2 (ja) バイポーラ・ｍｏｓ論理回路
US5619160A (en) Control circuit for setting a bias source at partial stand-by
JP3949443B2 (ja) ディセーブルオプションを有する変換スイッチ回路
JP2564426B2 (ja) 電流ミラー・プルダウンを有する高速プッシュプル・ドライバ
US5214328A (en) ECL to CMOS level conversion circuit
KR910003925A (ko) Ecl/cml 의사-레일 회로, 차단 드라이버 회로 및 래치 회로
KR100357967B1 (ko) 바이씨모스(BiCMOS)에미터결합로직-씨모스레벨변환기
US5446321A (en) BICMOS tri-state circuit with full output voltage swing
US4996452A (en) ECL/TTL tristate buffer
US5287016A (en) High-speed bipolar-field effect transistor (BI-FET) circuit
JPH0231514A (ja) Ｔｔｌトーテムポール非同時導通回路
US5818259A (en) Low voltage logic circuit
US5999017A (en) CMOS implemented output buffer circuit for providing ECL level signals
JP2754906B2 (ja) 半導体集積回路
US6014045A (en) Minimal headroom, minimal area multi-terminal current steering circuits
KR100202184B1 (ko) 입력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application