JPH0231514A - Ｔｔｌトーテムポール非同時導通回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 伎亙九更 本発明は、電子回路の改良に関するものであって、更に
詳細には、トーテムポールを組み込んだＴＴＬ回路に関
するものである。本発明は、プルアップトランジスタ要
素及びプルダウントランジスタ要素の同時的導通を減少
させる非同時導通回路を提供している。トーテムポール
での同時的導通を減少させることによって、本発明の非
同時導通回路は、ＴＴＬ電源からの電流スパイクを減少
することが可能である。

従ＪＬｔＬ翫 トーテムポールを組み込んだ典型的なＴＴＬ回路は、Ｔ
ＴＬバッファ、ＴＴＬ出力ゲート乃至は装置、ＴＴＬか
らＥＣＬ及びＥＣＬからＴＴＬへの変換器等を有してい
る。従来のＴＴＬ出力装置１０を第１図に示しである。

プルアップトランジスタ要素、即ちダーリントントラン
ジスタ対Ｑ２及びＱ３は、コレクタ抵抗Ｒ４を介して正
のＴＴＬ電源Ｖｃｃから電流を供給する。プルダウント
ランジスタ要素Ｑ４は、出力ノードｖＯから接地乃至は
低電位へ電流をシンクする０位相分割器トランジスタＱ
１は、プルアップトランジスタ要素ダーリントン対Ｑ２
．Ｑ３及びプルダウントランジスタ要素Ｑ４の導通状態
を、入力ノードＶｉｎにおける高及び低レベル論理信号
に応答して、制御し、従って該プルアップ及びプルダウ
ントランジスタ要素は通常反対の導通状態にある。

位相分割器トランジスタＱ１のベースは、ダイオード回
路網Ｄｉ、Ｄ２．Ｄ３を介して入力ノードＶｉｎへ結合
されており、該ダイオード回路網は、入力ノードＶｉｎ
における入力信号が論理高レベルにある場合に抵抗Ｒ１
を介してＴＴＬ電源Ｖｃｃから位相分割器トランジスタ
Ｑ１ヘベース駆動電流を供給する。論理低レベル信号が
入力ノードＶｉｎに表われると、位相分割器トランジス
タＱ１はベース駆動電流が取り除かれる。第１図のＴＴ
Ｌ出カ出御ゲート１０入力ノードＶｉｎにおける論理高
レベル電位信号が出力ノードＶｏにおいて論理低レベル
電位信号を発生するか又はその逆の場合に、反転する。

Ｖｉｎにおいて高レベル電位信号があると、位相′分割
器Ｑ１はＴＴＬ電源ｖｃｃから抵抗Ｒ２を介して電流を
導通させる。電流は、ダーリントントランジスタＱ２の
ベースからそらされる。位相分割器トランジスタＱ１は
、プルダウントランジスタ要素Ｑ４のベースを駆動する
。ダイオードＤ４は、出力端において高から低への遷移
期間中に、ダーリントントランジスタＱ３のベースを放
電させることに貢献する。Ｖｉｎに低レベル電位信号が
あると、位相分割器トランジスタＱ１は導通状態にはな
く、プルダウントランジスタ要素Ｑ４からベース駆動が
取り除かれ、且つ抵抗Ｒ２を介してのＴＴＬ電源ｖｃｃ
からの電流は、プルアップトランジスタ要素Ｑ２のベー
スを駆動する。抵抗Ｒ３は、プルダウントランジスタ要
素用の放電経路である。

プルアップトランジスタ要素Ｑ２．Ｑ３及びプルダウン
トランジスタ要−素Ｑ４の結合は１通常出力ノードＶｏ
における信号電位レベルを制御するために反対の導通状
態にあるが、トーテムポールとして知られている。現在
ＴＴＬ回路に組み込まれているトーテムポールの欠点は
、出力ｖＯにおける低から高レベル電位への遷移期間中
にトーテムポールプルアップ及びプルダウントランジス
タ要素の一時的な同時的導通が発生するということであ
る。入力信号Ｖｉｎが第２Ａ図に示した如く高から低レ
ベル電位へスイッチすると、プルダウントランジスタＱ
４はターンオフを開始する。然し乍ら、ダーリントンプ
ルアップトランジスタ要素Ｑ２．Ｑ３は、プルダウント
ランジスタＱ４が未だ活性領域において導通状態にある
間に導通を開始する。該トーテムポールにおける同時的
導通は、トランジスタＱ４がターンオフする前で且つ出
力信号Ｖｏが第２Ｂ図に示した如くに低から高レベル電
位へ上昇する前に、電源から接地への低インピーダンス
経路を一時的に形成する。その結果は、第２Ｃ図に示し
た如く、ＴＴＬ電源ｖｃｃがらの供給電流即ちソース（
湧き出し）電流Ｉｓにおいて不所望の急激な増加が発生
する。

従来のＴＴＬ回路トーテムポール形態における供給電流
のスパイク発生は、電力散逸を増加させると共に出力端
における熱を増加させ、且つ複数個のＴＴＬ出力装置が
同時的にスイッチング動作する場合に特に電磁干渉を発
生させる。非反転型のＴＴＬ出力ゲートの場合における
従来のＴＴＬトーテムポール回路形態の別の欠点は、複
数個の出力に対する供給電流スパイクによって発生され
る上昇接地電位乃至はｒ接地変動」が入力信号に対する
雑音余裕を減少させることである。出力回路の非制御型
スイッチング動作となる場合がある。

■−血 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、トーテムポールプル
アップ及びプルダウントランジスタ要素の同時的導通を
減少させその際にＴＴＬ電源ソース（湧き出し）電流に
おける急激な増加乃至は電流スパイクを最小とさせる為
のＴＴＬ回路トーテムポール形態における改良を提供す
ることである１本発明の別の目的とするところは、集積
回路における電力散逸及び熱蓄積を減少させ、特に複数
個の出力がスイッチング動作をする場合に電磁干渉を減
少させ、且つ複数個の出力がスイッチング動作する場合
に安全な雑音余裕を維持し且つ接地変動を減少させる為
のトーテムポール用の非同時導通回路を提供することで
ある。本発明の更に別の目的とするところは、電流ホギ
ングを回避すると共にプルダウントランジスタ要素の導
通状態をミラー動作する能動放電トランジスタ要素を具
備するＴＴＬ回路トーテムポール用の非同時導通回路を
提供することである。

！−双 本発明によれば、出力ノードと、高電位から出力ノード
へ電流をソース（湧き出す）する即ち供給する為のプル
アップトランジスタ要素と、出力ノードから低電位へ電
流をシンク（吸い込み）する為のプルダウントランジス
タ要素とを有するタイプのＴＴＬ回路の改良が提供され
る。この−緒になって出力ノードを制御するプルアップ
トランジスタ要素及びプルダウントランジスタ要素の組
合せは、通常、トーテムポールとして知られている。本
発明によれば、プルアップ及びプルダウントランジスタ
要素の同時的導通を防止する為の改良は、非同時トラン
ジスタ要素を設ける。ことを包含しており、該非同時ト
ランジスタ要素は、それが導通状態にある場合に、プル
アップトランジスタ要素から低電位へベース駆動電流を
そらせる為にエミッタを低電位へ動作結合しており且つ
コレクタをプルアップトランジスタ要素のベースへ動作
結合している。

非同時トランジスタ要素は、能動放電トランジスタ要素
であり、そのベースは、プルダウントランジスタ要素の
導通状態に従属する為にプルダウントランジスタ要素の
ベースへ動作結合している。

能動放電トランジスタ要素は、プルダウントランジスタ
要素が導通状態にある場合に、プルアップトランジスタ
要素からのベース駆動電流をそらせることに貢献する。

この構成の特徴は、非同時トランジスタ要素がプルダウ
ントランジスタ要素の導通状態をミラー動作するという
ことである。プルダウントランジスタ要素が導通状態に
あるか又はターンオンせんとする場合には、非同時トラ
ンジスタもターンオンして能動的に放電し且つプルアッ
プトランジスタ要素のベースをターンオフさせる。従っ
て、能動放電トランジスタがトーテムポール要素を反対
の導通状態に維持するので、電流スパイクが発達するこ
とはない。

非同時トランジスタ要素のコレクタは、プルアップトラ
ンジスタ要素のベースへの電流の逆流を阻止すべく配向
されているダイオードを介してプルアップトランジスタ
要素のベースへ結合即ち接続されている。更に、能動放
電非同時トランジスタ要素のベースは、能動放電トラン
ジスタ要素及びプルダウントランジスタ要素との間で電
流ホギングを実質的に回避するべく選択されたバラスト
乃至はバッファ抵抗を介してプルダウントランジスタ要
素のベースへ結合されている。バラスト抵抗は、能動放
電トランジスタ要素のベースへ結合されている第１抵抗
及びプルダウントランジスタ要素のベースへ結合されて
いる第２抵抗を有している。これらの抵抗は共通ノード
へ結合されている。共通ノードは、例えば、ＴＴＬ出力
装置及びバッファの場合において位相分割器トランジス
タのエミッタへ結合されている。

本発明の特徴の１つは、それがトーテムポール形態を組
み込んだ任意のＴＴＬ回路に適用可能であるということ
である。従って、本発明は、ＴＴＬバッファ回路、ＴＴ
Ｌ出力ゲート及び装置、ＴＴＬからＥＣＬ及びＥＣＬか
らＴＴＬへの変換器。

位相分割器トランジスタを具備するか又は具備すること
のないトーテムポールを組み込んだＴＴＬ回路等におい
て適用可能である。改良型トーテムポール回路形態は、
最大許容可能スリューレートで出力ノードにおいて低か
ら高電位への制御型スイッチング動作を可能とさせる。

供給電流においての急激な増加及びスパイクを回避する
ことによって、本発明は電力散逸、熱、電磁干渉、及び
接地変動等を減少させている。本発明は、更に、ＴＴＬ
出力においての低から高への遷移の速度を改良している
。

失産五 以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて説明する。

本発明の非同時トーテムポール導通回路を組み込んだ反
転ＴＴＬ出力ゲートを第３図に示しである。第１図のＴ
ＴＬ出力ゲートに示したものと同一の機能を有する部品
は同一の参照番号で示しである。更に、能動放電トラン
ジスタ即ちコレクタがダイオードＤ５を介してダーリン
トンプルダウントランジスタ対Ｑ２．Ｑ３のベースへ結
合されている非同時トランジスタＱ５が付加されている
。

ダイオードＤ５は、ダーリントントランジスタ対のベー
スへの電流の逆流を阻止すべく配向されており、且つト
ランジスタＱ５を介しての連続的な電流の流出を回避す
るのに十分に高い電圧をダーリントントランジスタＱ２
のエミッタに設定させる。能動放電トランジスタＱ５の
エミッタは、接地乃至は低電位へ結合されており、能動
放電トランジスタＱ５が導通状態にある場合に、プルア
ップトランジスタ要素のベースからの電流をそらせ且つ
放電させる。能動放電トランジスタＱ５のベースは、バ
ッファ抵抗Ｒ６及びＲ７を介して、プルダウントランジ
スタＱ４のベースへ結合されている。その結果、能動放
電トランジスタ及び非同時トランジスタＱ５は、プルダ
ウントランジスタＱ４の導通状態をミラー動作する。同
時に、抵抗Ｒ６及びＲ７の値は、トランジスタＱ４及び
Ｑ５の間の電流ホギングを防止乃至は減少させるべく選
択されている。電流ホギングは、トランジスタがエミッ
タ電流を等しくぜんとするようなミラー形態で結合され
ている一対のトランジスタの一方によるベース駆動電流
の先取りである。

入力が高状態から低状態へ変化すると、位相分割器トラ
ンジスタＱ１がターンオフする。能動放電トランジスタ
Ｑ５は未だ能動導通領域にあると。

それはプルアップトランジスタＱ２のベースを、プルア
ップトランジスタのターンオンを回避するのに十分に低
いレベルに維持し続ける。非同時トランジスタＱ５は、
プルダウントランジスタＱ４がターンオフする迄ターン
オフすることがなく、その時になって初めてプルアップ
トランジスタのベースを解放する。次いで、ダーリント
ントランジスタ対Ｑ２．Ｑ３が出力への電流をソース即
ち供給して、電圧Ｖｏを論理高レベル電位へプルアップ
する。例えば、プルダウントランジスタＱ４が、ベース
・コレクタ容量を介してのミラーフィードバック電流の
為に、ターンオンせんとする場合には、ミラー動作用能
動放電トランジスタＱ５もターンオンし、Ｑ２のベース
を放電すると共にダーリントントランジスタＱ２をター
ンオフさせる。トーテムポールの同時的導通は防止され
且つ供給電流における電流スパイクは回避される。本回
路は、又、出力における低から高への遷移期間中におい
ても成る改良を与えるものである。

能動放電トランジスタＱ５、一方向ダイオードＤ５、及
びバラスト抵抗Ｒ６及びＲ７からなる非同時導通回路は
、例えば、第４図のＥＣＬからＴＴＬへのトランスレー
タ１５において示した如く位相分割器を有するか又は有
することのないトーテムポールを組み込んだＴＴＬ回路
の任意のタイプにおいて使用することが可能である。Ｅ
ＣＬからＴＴＬへのトランスレータは、ＥＣＬ回路と適
合性のある入力トランジスタＱ１３においてＥＣＬ電圧
レベし論理入力信号ＥＣＬＶｉｎを受は取る為のＥＣＬ
入カゲート２０、及びＴＴＬ回路と適合性を有する出力
ｖＯにおいて対応するＴＴＬ電圧レベル論理出力信号を
与えるＴＴＬ出力ゲート２２を有している。ＥＣＬ入カ
ゲート２０は、トランジスタの差動ＥＣＬ対、入力トラ
ンジスタＱ１３、及びＥＣＬ電流源Ｌｅ、、へ接続され
た共通エミッタ結合を有する基準トランジスタＱ１９を
有している。

入力及び基準トランジスタＱ１３及びＱ１９は、ＥＣＬ
入力Ｅ　ＣＬ　ＶｉｎにおけるＥＣＬ論理レベル電圧信
号に従って負荷抵抗Ｒ１１及びＲ１５を介して別のトラ
ンジスタコレクタ経路を与える。トランジスタＱ１９は
、ＴＴＬ出力出力プルダウントランジスタム４ヘベース
駆動えるトランジスタＱｌｌのベースを制御する。ダイ
オード接続したトランジスタＱ１５、ダイオードＤ６、
及びダイオード接続したトランジスタＱ１６は、電圧ク
ランプを与え、基準トランジスタＱ１９が非導通状態で
あり且つ抵抗Ｒ１１がＱｌｌのベースをプルアップして
いる場合に、トランジスタＱｌｌのベースをクランプす
る。Ｑｌｌのベースにおける電圧は、Ｑｌｌを介しての
電流が制限される様なレベルヘクランプされる。ＥＣＬ
高及び低レベル論理電位レベルＥＣＬＶｉｎは、基準ト
ランジスタＱ１９のベースに印加された基準電圧Ｖ　ｔ
ｒ　ｔ　Ｆのいずれかの側に確立され、従って基準トラ
ンジスタＱ１９又は入力トランジスタＱ１３のいずれか
一方又は他方が導通状態である。電流源工、。、は、例
えば−５ｖ±０．５ｖの例レベル電圧源Ｖ。へ接続され
ており、従ってＥＣＬ論理電圧レベルは負電圧電位範囲
にある。

ＴＴＬ出力２２は、ＥＣＬ入カゲートにある負電位論理
レベル信号を、ＴＴＬ回路と適合性を有する正ＴＴＬ電
圧範囲における対応する高及び低レベル電圧信号へトラ
ンスレートする。第３図に示したＴＴＬ出力ゲートのト
ーテムポール構成要素と適合性のある機能を実施するＴ
ＴＬ出力ゲート２２の要素は、同一の参照番号で示しで
ある。

特に、ＴＴＬ出力ゲートは、ダーリントントランジスタ
対プルアップ要素Ｑ２．Ｑ３及びプルダウントランジス
タ要素Ｑ４からなるトーテムポールを有している。抵抗
Ｒ１５は、ダーリントンプルアップ要素Ｑ２．Ｑ３ヘベ
ース駆動を与える。ダイオードＤ４は、ＴＴＬ出力Ｔ　
Ｔ　Ｌ　Ｖｏの低から高への遷移期間中にダーリントン
トランジスタＱ３のベースを放電することに貢献する。

ダイオードＤ５は、ＥＣＬからＴＴＬへのトランスレー
タにおいて及び非同時導通回路において二重の目的を果
たす。ＴＴＬ出力ゲート２２に、非同時能動放電トラン
ジスタ要素Ｑ５、ＥＣＬからＴＴＬへのトランスレータ
に既に存在する一方向ダイオードＤ５、及び同一の特徴
及び利点を有し上述した機能を実施するバッファ抵抗Ｒ
６及びＲ７を有する本発明の非同時導通回路が付加され
ている。非同時導通回路は、トーテムポール内の同時的
導通を減少させ、その際にＴＴＬ供給電流において不所
望の電流スパイクを実質的に回避する。

以上、本発明を特定のＴＴＬ回路について説明したが、
本発明はトーテムポールを具備する任意のＴＴＬ回路へ
適用することが可能である。例えば、本発明は、米国特
許第４，６７７．３２０号に記載される如きその他のＥ
ＣＬからＴＴＬへのトランスレータ及び米国特許第４，
６５４，５４９号に記載される如きＴＴＬからＥＣＬへ
のトランスレータにも適用可能である。同様に１本発明
は、全てのタイプのＴＴＬバッファ回路、及び米国特許
第４，６６１，７２７号、米国特許第４゜２８７．４３
３号、及び米国特許第４，２５５゜６７０号に記載され
る如きＴＴＬトライステート出力回路及びマルチプル位
相分割器ＴＴＬ出力回路等の出力回路にも適用可能であ
り、又米国特許第４，３２１，４９０号及び米国特許第
４，３３０．７２３号に記載される如き所謂ｒＡＣミラ
ーキラー」を具備するＴＴＬ出力回路や、米国特許第４
，３３１，９２７号及び米国特許第４，５８１．５５０
号に記載される如き所謂ｒＤＣミラーキラー」を具備す
るＴＴＬトライステート装置及びＴＴＬ出力装置や、位
相分割器を有するか又は有することのないトーテムポー
ルを具備するＴＴＬ回路や、その他の任意の種類のＴＴ
Ｌ回路に適用することが可能である。

本発明の非同時導通回路は、又、能動プルアップ及びプ
ルダウントランジスタ要素を有するＣＭＯＳトーテムポ
ールを具備する相補的金属酸化物半導体（ＣＭＯ８）フ
ァミリイの論理回路にも適用することが可能である。非
同時トランジスタ要素及びＣＭＯ８における本発明の関
連構成要素は説明した如くに論理回路内に組み込まれて
いる。

以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は従来のＴＴＬ反転出力ゲートの概略回路図、第
２Ａ図乃至第２Ｃ図は時間に関しての入力信号Ｖｉｎ出
力電圧Ｖｏ及び供給電流Ｉｓの変化を示した各概略グラ
フ図、第３図は本発明の非同時トーテムポール導通回路
を組み込んだ一般化したＴＴＬ出力ゲートの概略回路図
、第４図はＴＴＬトーテムポールにおける非同時導通回
路を組み込んだトランスレータ乃至はＥＣＬからＴＴＬ
への変換器の概略回路図、である。 （符号の説明） １５　：　ＥＣＬ／ＴＴＬ変換器 ２０　：　ＥＣＬ入カゲート ２２：ＴＴＬ出力ゲート Ｑ：トランジスタ Ｒ：抵抗 Ｄ＝ダイオード

Claims (1)

1. 【特許請求の範囲】 １、出力ノード、高電位から前記出力ノードへ電流を供
   給するプルアップ要素、前記出力ノードから低電位へ電
   流をシンクするプルダウン要素を有しており前記プルア
   ップ及びプルダウン要素の同時導通を減少させる回路に
   おいて、能動非同時要素が設けられており、前記非同時
   要素はそれが導通状態にある場合に前記プルアップ要素
   から低電位へベース駆動電流をそらせる為に低電位へ動
   作結合されたエミッタ及び前記プルアップ要素のベース
   へ動作結合されたコレクタを有しており、前記非同時要
   素は前記プルダウン要素が導通状態にある場合に前記プ
   ルアップ要素からのベース駆動電流を実質的にそらせ且
   つ前記プルダウン要素の導通状態に従属する為に前記プ
   ルダウン要素のベースへ動作結合されたベースを有する
   ことを特徴とする回路。 ２、特許請求の範囲第１項において、前記非同時要素の
   コレクタが前記プルアップ要素のベースへダイオードを
   介して動作結合されていることを特徴とする回路。 ３、特許請求の範囲第１項において、前記非同時要素の
   ベースが、前記非同時要素と前記プルダウン要素との間
   の電流ホギングを実質的に減少させる為に選択された抵
   抗手段を介して前記プルダウン要素のベースへ動作結合
   されていることを特徴とする回路。 ４、特許請求の範囲第３項において、前記抵抗手段が、
   前記プルダウン要素のベースへ結合されている第１抵抗
   と、前記非同時要素のベースへ結合されている第２抵抗
   とを有しており、前記第１及び第２抵抗は共通ノードに
   おいて結合されていることを特徴とする回路。 ５、特許請求の範囲第４項において、前記プルアップ及
   びプルダウン要素の導通状態を制御する為の位相分割器
   要素を有しており、前記位相分割器要素は前記第１及び
   第２抵抗の共通ノードへ結合されたエミッタを有するこ
   とを特徴とする回路。 ６、高電位から出力ノードへ電流を供給する為のプルア
   ップトランジスタ要素及び前記出力ノードから低電位へ
   電流をシンクする為のプルダウントランジスタ要素を有
   しており前記プルアップ及びプルダウントランジスタ要
   素の同時的導通を減少させる為のＴＴＬ回路トーテムポ
   ールにおいて、前記プルアップトランジスタ要素のベー
   スへ動作結合されているコレクタと低電位へ動作結合さ
   れているエミッタと前記プルダウントランジスタ要素の
   ベースへ動作結合されているベースとを具備する能動放
   電トランジスタ要素が設けられており、前記プルダウン
   トランジスタ要素が導通状態にある場合に前記プルアッ
   プトランジスタ要素のベースからのベース駆動電流を実
   質的にそらせる為に前記能動放電トランジスタ要素の導
   通状態が前記プルダウントランジスタ要素の導通状態を
   ミラー動作させることを特徴とするＴＴＬ回路トーテム
   ポール。 ７、特許請求の範囲第６項において、前記能動放電トラ
   ンジスタ要素のベースは、前記能動放電トランジスタ要
   素と前記プルダウントランジスタ要素との間の電流ホギ
   ングを実質的に回避する為に選択された抵抗手段を介し
   て前記プルダウントランジスタ要素のベースへ動作結合
   されていることを特徴とするＴＴＬ回路トーテムポール
   。 ８、特許請求の範囲第７項において、前記抵抗手段は前
   記能動放電トランジスタ要素のベースへ動作結合されて
   いる第１抵抗と、前記プルダウントランジスタ要素のベ
   ースに動作結合されている第２トランジスタを有するこ
   とを特徴とするＴＴＬ回路トーテムポール。 ９、特許請求の範囲第８項において、前記能動放電トラ
   ンジスタ要素のコレクタは、前記プルアップトランジス
   タ要素のベースへの電流の逆流を阻止すべく配向された
   ダイオードを介して前記プルアップトランジスタ要素の
   ベースへ動作結合されていることを特徴とするＴＴＬ回
   路トーテムポール。 １０、特許請求の範囲第９項において、前記プルアップ
   及びプルダウントランジスタ要素の導通状態を制御する
   為に前記トーテムポールに動作結合されている位相分割
   器トランジスタ要素を有しており、前記位相分割器トラ
   ンジスタのエミッタは前記能動放電トランジスタ要素と
   前記プルダウントランジスタ要素のベースへ前記第１及
   び第２抵抗を介して夫々結合されていることを特徴とす
   るＴＴＬ回路トーテムポール。 １１、特許請求の範囲第６項において、前記トーテムポ
   ールがＥＣＬからＴＴＬへのトランスレータ回路内に組
   み込まれていることを特徴とするＴＴＬ回路トーテムポ
   ール。 １２、高電位から出力ノードへ電流を供給する為のプル
   アップトランジスタ要素及び前記出力ノードから低電位
   へ電流をシンクする為のプルダウントランジスタ要素を
   有するＴＴＬ回路用のトーテムポールにおいて、前記プ
   ルアップトランジスタ要素のベースへ動作結合されてい
   るコレクタ及び低電位へ結合されているエミッタを有す
   る非同時導通トランジスタ要素が設けられており、前記
   非同時導通トランジスタ要素のベースは、前記プルダウ
   ントランジスタ要素が導通状態にある場合に前記プルア
   ップトランジスタ要素のベースからのベース駆動電流を
   実質的にそらせ且つ前記プルダウントランジスタ要素の
   導通状態をミラー動作させる為に前記プルダウントラン
   ジスタ要素のベースへ動作結合されていることを特徴と
   するトーテムポール。